公开(公告)号：KR1020050094740A

公开(公告)日：2005-09-28

申请号：KR1020040071798

申请日：2004-09-08

Applicant: 삼성전자주식회사

Inventor： 이철 ,  김민상 ,  박동건 ,  이충호 ,  오창우 ,  윤재만 ,  김동원 ,  최정동 ,  리밍 ,  조혜진

IPC: H01L21/336

Abstract: 핀 전계효과 트랜지스터 및 그 제조방법을 제공한다. 이 트랜지스터는 기판 상에 수직으로 신장된 핀과 상기 핀을 감싸며 상기 핀의 상부를 가로지르는 게이트 전극을 포함한다. 상기 게이트 전극과 상기 핀 사이에 게이트 절연막이 개재되고, 상기 게이트 전극 양측의 핀 내에 소오스 영역 및 드레인 영역이 각각 형성된다. 상기 게이트 전극 하부에서 상기 핀의 폭이 넓어진다. 즉, 상기 핀은 제 1 핀 폭을 갖는 제 1 영역과 상기 제 1 핀 폭 보다 넓은 제 2 핀 폭을 갖는 제 2 영역으로 구성된 'T'자형 평면을 가질 수 있다. 상기 소오스 영역은 상기 제 1 영역에 형성되고, 상기 드레인 영역은 상기 제 2 영역에 형성된다. 상기 제 1 영역과 상기 제 2 영역의 경계부(boundary region)은 상기 게이트 전극의 하부에 중첩된다.

公开(公告)号：KR100502421B1

公开(公告)日：2005-07-20

申请号：KR1020030057263

申请日：2003-08-19

Applicant: 삼성전자주식회사

Inventor： 김성민 ,  박동건 ,  이성영 ,  최정동 ,  이신애 ,  윤은정 ,  조혜진

IPC: H01L21/335

Abstract: 본 발명은 수직형 트랜지스터 구조 및 형성방법에 관한 것이다. 하부의 큰 원통형 반도체 기둥과, 그 상부에 있는 작은 반도체 기둥 그리고 이를 둘러싸고 있는 게이트 전극과 절연막으로 이루진 수직형 트랜지스터이다. 이때, 하부의 큰 원통형 반도체 기둥이 소오스가 되고 작은 반도체 기둥의 상부가 드레인이 되는 구조이다. 이와 같이 형성된 수직형 트랜지스터는 기둥의 높이로 채널 길이를 조절할 수 있어, 사진식각 공정에 의존함이 없이 상기 채널 길이를 용이하게 조절할 수 있다는 장점을 갖는다.

公开(公告)号：KR1020050072231A

公开(公告)日：2005-07-11

申请号：KR1020040000605

申请日：2004-01-06

Applicant: 삼성전자주식회사

Inventor： 윤은정 ,  조혜진 ,  김동원 ,  김성민

IPC: H01L29/78

CPC classification number: H01L29/785 ,  H01L21/823437 ,  H01L29/42384 ,  H01L29/42392 ,  H01L29/66545 ,  H01L29/66795 ,  H01L21/02038 ,  H01L21/265 ,  H01L21/566 ,  H01L2029/7858

Abstract: 본 발명은 전계 효과 트랜지스터를 갖는 반도체 소자 및 그 제조 방법을 제공한다. 이 소자는 기판으로 부터 돌출된 채널 패턴 양측벽에 불순물 도핑이 인시츄(in-situ)로 진행되는 에피택시얼 성장 공정으로 형성된 인시츄 도핑된 에피 패턴들이 각각 형성된다. 인시츄 도핑된 에피 패턴은 그것의 전체에 걸쳐 매우 균일한 불순물 농도를 갖는다. 따라서, 돌출된 채널 패턴의 양측벽들을 포함하는 채널 영역의 채널폭 전역에 걸쳐 균일한 불순물 농도의 소오스/드레인 영역이 접속된다. 이로써, 전계 효과 트랜지스터의 구동전류량을 최대화할 수 있으며, 온오프 특성이 매우 안정화될 수 있다.

公开(公告)号：KR1020050037770A

公开(公告)日：2005-04-25

申请号：KR1020030073036

申请日：2003-10-20

Applicant: 삼성전자주식회사

Inventor： 김성민 ,  박동건 ,  최정동 ,  조혜진 ,  윤은정 ,  이신애

IPC: H01L29/78

Abstract: 반도체 소자의 핀 전계 효과 트랜지스터 및 그 형성 방법을 제공한다. 핀 전계 효과 트랜지스터의 핀은 기판으로 부터 수직으로 연장된 기판 돌출부의 외측벽을 둘러싸며, 기판 돌출부의 상부면에 비하여 수직으로 높게 연장된다. 핀은 에피택시얼 성장 공정으로 형성되어 종래의 포토리소그라피 공정이 요구되지 않는다.

公开(公告)号：KR1020050035712A

公开(公告)日：2005-04-19

申请号：KR1020030071439

申请日：2003-10-14

Applicant: 삼성전자주식회사

Inventor： 김성민 ,  이창섭 ,  최정동 ,  조혜진 ,  윤은정 ,  이신애

IPC: H01L27/108

CPC classification number: H01L29/7851 ,  H01L21/823412 ,  H01L21/823437 ,  H01L29/66795

Abstract: 선택적 에피탁시얼 성장 기법을 사용하여 식각된 기판 양측벽에 반복적으로 실리콘게르마늄 에피탁시얼 패턴 및 실리콘 에피탁시얼 패턴을 형성한 후 실리콘게르마늄 에피탁시얼 패턴을 선택적으로 제거하여 다수의 실리콘 에피탁시얼 패턴으로 이루어진 다중 실리콘 핀을 형성한다.