公开(公告)号：KR1020150086752A

公开(公告)日：2015-07-29

申请号：KR1020140006794

申请日：2014-01-20

Applicant: 한국전자통신연구원 ,  단국대학교 산학협력단

Inventor： 양일석 ,  남은수 ,  이명래 ,  구용서

IPC: H01L27/04

Abstract: 본발명은정전기방전보호회로에관한것이다. 본발명의정전기방전보호회로는기판상에형성된 N 베리드영역, N 베리드영역상에형성된딥 N웰, 딥 N웰좌측에형성되는제 1 싱크영역, 딥 N웰내에형성되고, 양의단자에연결된제 1 P+도핑영역과제 1 N+도핑영역을포함하는제1 N웰, 딥 N웰내에형성되고, 외부저항을통해서음의단자에연결된제 2 P+도핑영역, 제 3 P+도핑영역, 및제 4 P+도핑영역과, 음의단자에연결된제 2 N+도핑영역및 제 3 N+도핑영역을포함하는 P웰, 딥 N웰내에형성되고, 양의단자에연결된제 5 P+도핑영역과제4 N+도핑영역을포함하는제 2 N웰, 딥 N웰우측에형성되는제2 싱크영역, 제 1 N+도핑영역과제 1 N웰사이에형성된제 1 N웰저항, P웰과, 제 2 P+도핑영역, 제 3 P+도핑영역, 및제 4 P+도핑영역사이에형성된 P웰저항, 제 4 N+도핑영역과제 2 N웰사이에형성된제 2 N웰저항, 딥 N웰과 N 베리드영역사이에형성되고, N 베리드영역에형성된일측이제 1 N+도핑영역과연결된제 1 딥 N웰저항, 및딥 N웰과 N 베리드영역사이에형성되고, N 베리드영역에형성된일측이제 4 N+도핑영역과연결된제2 딥 N웰저항을포함한다.

Abstract translation: 静电放电保护电路技术领域本发明涉及静电放电保护电路。 本发明的静电放电保护电路包括：形成在基板上的N掩埋区域; 在N埋地区形成深N井; 在深N井左侧形成的第一个水槽区; 在深N阱中形成的第一N阱，其包括连接到正极端子的第一N +掺杂区域和第一P +掺杂区域; 在深N阱中形成的P阱，其包括通过外部电阻连接到负极端子的第二P +掺杂区域，第三P +掺杂区域和第四P +掺杂区域，并且包括第二N +掺杂区域和 连接到负极的第三N +掺杂区域; 在深N阱中形成的第二N阱，其包括连接到正极端子的第四N +掺杂区域和第五P +掺杂区域; 形成在深N井右侧的第二个水槽区; 形成在N +掺杂区域和第一N阱之间的第一N阱电阻; 在P阱和具有第二P +掺杂区域的区域，第三P +掺杂区域和第四P +掺杂区域之间形成P阱电阻; 形成在第四N +掺杂区和第二N阱之间的第二N阱电阻; 形成在深N阱和N掩埋区之间的第一深N阱电阻，其中形成在N掩埋区中的一侧连接到第一N +掺杂区; 以及形成在深N阱和N掩埋区域之间的第二深N阱电阻，其中形成在N掩埋区域的一侧连接到第四N +掺杂区域。

公开(公告)号：KR1020150086751A

公开(公告)日：2015-07-29

申请号：KR1020140006792

申请日：2014-01-20

Applicant: 한국전자통신연구원 ,  단국대학교 산학협력단

Inventor： 양일석 ,  남은수 ,  이명래 ,  구용서

IPC: H01L27/04

Abstract: 본발명은정전기방전보호회로에관한것이다. 본발명의정전기방전보호회로는기판상에형성된딥 N웰, 딥 N웰상의우측에형성되고, 제 1 P+확산영역, 제 1 N+확산영역, 제 2 P+확산영역, 및플로팅 P+확산영역을포함하는제 1 P웰, 딥 N웰상에형성되고, 제 1 P웰의좌측에위치하고, 플로팅 N+확산영역, 제 3 P+확산영역, 제 2 N+확산영역을포함하는 N웰, 및딥 N웰상에형성되고, 제 N웰의좌측에위치하고, 제 4 P+확산영역과제 3 N+ 확산영역중 하나를포함하는제 2 P웰을포함하고, N웰은제 1 P웰과제 2 P웰사이에위치하고, N웰과제 2 P웰사이의간격은 N웰과제 1 P웰사이의간격보다좁고, 제 1 P+확산영역과제 1 N+확산영역은캐소드에연결되고, 제 3 P+확산영역과제 2 N+확산영역은애노드에연결되고, 제 2 P+확산영역과제 4 P+확산영역은상호간에연결되는것을특징으로한다.

Abstract translation: 静电放电保护电路技术领域本发明涉及静电放电保护电路。 本发明的静电放电保护电路包括：在衬底上形成的深N阱; 第一P阱形成在深N阱的右侧，并且包括第一P +扩散区域，第一N +扩散区域，第二P +扩散区域和浮置P +扩散区域; N阱形成在深N阱上，位于第一P阱的左侧，并且包括浮置N +扩散区域，第三P +扩散区域和第二N +扩散区域; 以及形成在深N阱上的第二P阱，位于N阱的左侧，并且包括第四P +扩散区域和第三N +扩散区域中的一个。 N井位于第一个P井和第二个P井之间。 N阱和第二P阱之间的间隔比N阱和第一P阱之间的间隔窄。 第一P +扩散区域和第一N +扩散区域连接到阴极。 第三P +扩散区域和第二N +扩散区域连接到阳极。 第二P +扩散区域和第四P +扩散区域相互连接。

公开(公告)号：KR100248372B1

公开(公告)日：2000-03-15

申请号：KR1019970053153

申请日：1997-10-16

Applicant: 한국전자통신연구원

Inventor： 구진근 ,  남기수 ,  구용서 ,  이대우 ,  노태문

IPC: H01L27/06

Abstract: 본 발명은 고속, 고내압 BCD Power IC 소자의 제조 방법에 관한 것으로서, 3중 매몰층 및 에피층 형성공정, LDPMOS 소자의 드리프트 및 이중 웰 형성 공정, 트랜치 소자 격리 및 싱크(Sink) 확산 공정, HV-NMOS/HV-PMOS/LDNMOS의 드리프트 영역 및 HV-pnp 베이스 영역 동시형성 공정, HS-PSA 베이스 형성 및 문턱전압 조절 공정, 게이트, 다결정실리콘 에미터 전극형성 및 LDD 공정, 측면 산화막 형성 및 소스-드레인 영역형성 공정, 보호산화막 도포 및 금속전극 형성 공정을 수행하여 고주파/고내압/고집적화/고신뢰성화된 구조를 고안함으로써, 휴대폰 및 고속 HDD IC를 비롯한 고품위 정보통신 시스템, 가전제품, 자동차 전자제어 장치 등에 다양하게 사용할 수 있는 효과가 있다.

公开(公告)号：KR100091108B1

公开(公告)日：1995-11-01

申请号：KR1019920024456

申请日：1992-12-16

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김귀동 ,  구용서 ,  한태현 ,  구진근

IPC: H01L29/73

公开(公告)号：KR100089981B1

公开(公告)日：1995-10-09

申请号：KR1019920009982

申请日：1992-06-09

Applicant: 한국전자통신연구원 ,  재단법인한국전자통신연구소 ,  주식회사 케이티

Inventor： 김귀동 ,  구용서 ,  한태현 ,  구진근

IPC: H01L29/70

公开(公告)号：KR100081808B1

公开(公告)日：1995-01-25

申请号：KR1019910021084

申请日：1991-11-25

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 구진근 ,  한태현 ,  김귀동 ,  구용서 ,  강상원

IPC: H01L21/328

公开(公告)号：KR1019940009362B1

公开(公告)日：1994-10-07

申请号：KR1019910021082

申请日：1991-11-25

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김귀동 ,  구진근 ,  한태현 ,  구용서

IPC: H01L29/732

Abstract: The PSA (polysilicon self aligned) bipolar device for increasing the integration ratio and the switching speed includes a collector electrode (20) having a trench structure (20) and isolated by an oxide layer (10) self-aligning a base (52) and the collector electrodes as well as removing the contact capacitance of the collector. An emitter electrode (50) and the base electrodes are formed by the same polycrystal silicon and isolated by an oxide layer (55).

Abstract translation: 用于增加积分比和切换速度的PSA（多晶硅自对准）双极器件包括具有沟槽结构（20）并由氧化层（10）隔离的集电极（20），所述氧化物层（10）将基底（52）和 集电极，以及去除集电极的接触电容。 发射电极（50）和基极由相同的多晶硅形成，并由氧化物层（55）隔离。

公开(公告)号：KR1019930008901B1

公开(公告)日：1993-09-16

申请号：KR1019910012523

申请日：1991-07-22

Applicant: 한국전자통신연구원

Inventor： 한태현 ,  김귀동 ,  구용서 ,  구진근 ,  김영민

IPC: H01L29/735

Abstract: The method for manufacturing the high speed bipolar device comprises steps: (a) isolating the device by using the trench to reduce the junction capacitance between the collector and substrate; (b) forming the active region of the device and the emitter polycrystal silicon; (c) forming the non-active base region; (d) removing the base polycrystal silicon formed on the emitter polycrystal silicon by using the dual photoresist; (e) oxidizing the exposed base polycrystal silicon; and (f) forming the electrode.

Abstract translation: 制造高速双极型器件的方法包括以下步骤：（a）通过使用沟槽来隔离器件以减小集电极与衬底之间的结电容; （b）形成器件的有源区和发射极多晶硅; （c）形成非活性碱性区域; （d）通过使用双光致抗蚀剂除去在发射极多晶硅上形成的基底多晶硅; （e）氧化暴露的碱性多晶硅; 和（f）形成电极。