-
公开(公告)号：KR1019970002735B1
公开(公告)日：1997-03-08
申请号：KR1019930027624
申请日：1993-12-14
Applicant: 한국전자통신연구원
IPC: H04J13/10
Abstract: An apparatus for generating a pseudo noise using a pseudo noise mask generator is disclosed. The apparatus for generating the pseudo noise comprising a pseudo noise sequence generation circuit(100) for generating a pseudo noise sequence, a pseudo noise mask register(200) for registering a pseudo noise mask value and a shift valu register(300) for registering a shift value in order to shift the pseudo noise sequence, the apparatus comprises: a row vector generation means for generating a row vector of a new mask conversion matrix from a present mask conversion matrix; and a matrix multiply means for obtaing a new mask value by multiplying the row vector of the new mask conversion matrix with the present mask conversion matrix. Thereby, the apparatus for generating the pseudo noise using the pseudo noise mask generator may freely shift the pseudo noise sequence.
Abstract translation: 公开了一种使用伪噪声掩码发生器产生伪噪声的装置。 用于产生伪噪声的装置包括用于产生伪噪声序列的伪噪声序列产生电路（100），用于寄存伪噪声掩码值的伪噪声屏蔽寄存器（200）和用于寄存伪噪声掩码值的移位值寄存器（300） 移位值以便移动伪噪声序列，该装置包括：行向量生成装置，用于从当前掩码转换矩阵生成新的掩码转换矩阵的行向量; 并且矩阵乘法意味着通过将新掩码转换矩阵的行向量与当前掩码转换矩阵相乘来获得新的掩码值。 因此，使用伪噪声掩码发生器产生伪噪声的装置可以自由地移动伪噪声序列。
-
公开(公告)号：KR1020160033916A
公开(公告)日：2016-03-29
申请号：KR1020140124737
申请日：2014-09-19
Applicant: 한국전자통신연구원
IPC: H03H17/02
CPC classification number: H04L7/048 , H03H17/028 , H03H17/0628 , H04L25/05
Abstract: 본발명은 fractional 리샘플 ratio를지원하는비동기클럭을사용하는샘플링레이트컨버전알고리즘에서 Fractional Delay 필터에입력되는리샘플 ratio의오차를보상하여정확한리샘플링위치를찾기위한알고리즘을구현하는장치및 방법을제공하는것이목적이다. 이를위해서, 입력클럭에따라신호를지연시켜주는데이터지연부;와상기신호의샘플링레이트(sampling rate)를변환시키는클럭레이트변환부;와레이트(rate)가변환된신호의필터링기능을수행하는 Lagrange 방정식필터부;와설정된리샘플(resample) ratio 값에의해상기신호의리샘플포지션값(Dint, dfrac)을출력하는리샘플포지션연산부; 및상기리샘플포지션값(Dint, dfrac)을상기신호에적응하여비정수배샘플링레이트컨버전에의해발생하는신호의오차값을보정해주고최종신호를출력하는리샘플포지션보상부;를포함하되, 상기리샘플포지션값은정수값(Dint)과소수값(dfrac)을포함하는샘플링레이트컨버터가제공된다.
Abstract translation: 本发明涉及一种用于执行算法的装置及其方法，其能够通过使用支持分数重采样的异步时钟在采样率转换算法中补偿输入到分数延迟滤波器的重采样比的误差来搜索精确的重采样位置 比。 用于执行算法的装置包括：数据延迟单元，其根据输入时钟延迟信号; 时钟速率转换单元，其转换所述信号的采样率; 拉格朗日方程滤波器单元，其执行包括转换速率的信号的滤波函数; 重采样位置计算单元，其通过使用设定的采样率来输出信号的重采样位置值（Dint，dfrac）; 以及重采样位置补偿单元，其通过将重采样位置值（Dint，dfrac）应用于信号来补偿由非整数倍采样率转换产生的信号的误差值，并输出最终信号。 重采样位置值由包括整数值（Dint）和十进制值（dfrac）的采样率转换器提供。
-
-
公开(公告)号：KR101523738B1
公开(公告)日：2015-06-04
申请号：KR1020100134104
申请日：2010-12-23
Applicant: 한국전자통신연구원
IPC: H04B1/50
CPC classification number: H04B1/001 , H04B1/0021
Abstract: 적어도제1 채널대역및 제2 채널대역을지원하는수신장치에서아날로그신호를수신하는방법으로서, 안테나를통해수신된상기아날로그신호를표본화하는단계, 표본화된신호를 CIC 데시메이션필터에통과시켜데시메이션된신호를생성하는단계, 및데시메이션된신호를채널선택필터에입력하는단계를포함하는, 아날로그신호수신방법이공개된다.
-
公开(公告)号：KR1020140020728A
公开(公告)日：2014-02-19
申请号：KR1020130067367
申请日：2013-06-12
Applicant: 한국전자통신연구원
IPC: H04L25/03 , H04B15/02 , H04B17/345
CPC classification number: H04L25/03006 , H04B15/02 , H04B17/345
Abstract: An embodiment provides a digital RF receiver including a signal converting unit which converts an RF signal received from an external device into a digital signal; a plurality of functional modules which processes the digital signal in accordance with a predetermined algorithm when the digital signal is inputted; and a signal processing controller which selects at least one of the plurality of functional modules to control the digital signal to be processed in consideration of whether an IF signal component is included in the digital signal or a sampling rate related with sampling information of the digital signal. [Reference numerals] (110) Low noise amplifier; (120) Signal converting unit; (130) Mixer unit; (140) Integer number decimation filter unit; (150) Rational number decimation filter unit; (160) DC offset compensator; (170) IQ mismatch compensator; (180) Channel selection filter unit; (190) Signal processing controller
Abstract translation: 一个实施例提供一种数字RF接收机，其包括将从外部设备接收的RF信号转换为数字信号的信号转换单元; 多个功能模块，当输入数字信号时，根据预定算法对数字信号进行处理; 以及信号处理控制器，其选择多个功能模块中的至少一个功能模块来控制数字信号中的IF信号分量或与数字信号的采样信息相关的采样率来控制要处理的数字信号 。 （附图标记）（110）低噪声放大器; （120）信号转换单元; （130）搅拌机组; （140）整数抽头滤波器单元; （150）合理数抽选滤波器单元; （160）直流偏移补偿器; （170）IQ失配补偿器; （180）通道选择滤波单元; （190）信号处理控制器
-
Patent Agency Ranking
公开(公告)号：KR1020130075567A
公开(公告)日：2013-07-05
申请号：KR1020110143968
申请日：2011-12-27
Applicant: 한국전자통신연구원
CPC classification number: H04B1/0017 , H04B1/0021
Abstract: PURPOSE: A digital front end receiver using a DC offset compensation technique is provided to perform the digital modulation of an RF receiver by implementing a digital front end with digital logic. CONSTITUTION: A DC offset compensation unit (120) removes DC offset elements from a signal inputted from a digital mixer to output the same. A cascaded integrator-comb (CIC) decimation filter (130) reduces a sampling rate of a signal inputted from the DC offset compensation unit to output the same. The DC offset compensation unit calculates the receiving signal average of the number of samples. The DC offset compensation unit estimates the DC offset elements included in a receiving signal.
Abstract translation: 目的：提供使用DC偏移补偿技术的数字前端接收器，通过实现具有数字逻辑的数字前端来执行RF接收机的数字调制。 构成：直流偏移补偿单元（120）从数字混频器输入的信号中去除直流偏移元件以输出。 级联积分梳（CIC）抽取滤波器（130）降低从DC偏移补偿单元输入的信号的采样率以输出。 DC偏移补偿单元计算采样数的接收信号平均值。 DC偏移补偿单元估计包括在接收信号中的DC偏移元素。
-
公开(公告)号：KR100902844B1
公开(公告)日：2009-06-16
申请号：KR1020070132381
申请日：2007-12-17
Applicant: 한국전자통신연구원
IPC: H04L27/36
CPC classification number: H04L27/3405 , H04L5/02 , H04L27/36
Abstract: A digital communication system and an operating method thereof are provided to reduce a circuit size by allocating a sub channel by using a second mapping signal with a smaller bit width than a first mapping signal. In a digital communication system, a first mapping signal mapping a transmission signal with a predetermined method has the finite number of cases. A transmitter(100) of the digital communication system includes a channel encoder(110), a revised mapper(120), a sub channel allocating unit(130), a mapping restoring unit(140), a frequency spreading block(150), a filter(160), and an antenna(170). The mapper maps the transmission signal to a second mapping signal with the bit width corresponding to the number of cases and outputs the mapped signal. A signal processor performs the predetermined signal process about the second mapping signal. The mapping restoring unit restores the process second mapping signal to have the bit width of the first mapping signal.
Abstract translation: 提供数字通信系统及其操作方法，通过使用比第一映射信号更小的位宽的第二映射信号分配子信道来减小电路大小。 在数字通信系统中，以预定方法映射发送信号的第一映射信号具有有限数量的情况。 数字通信系统的发射机（100）包括信道编码器（110），修正映射器（120），子信道分配单元（130），映射恢复单元（140），频率扩展块（150） 滤波器（160）和天线（170）。 映射器将发送信号映射到第二映射信号，其中位宽与情况数相对应，并输出映射的信号。 信号处理器执行关于第二映射信号的预定信号处理。 映射恢复单元恢复处理第二映射信号以具有第一映射信号的位宽度。
-
公开(公告)号：KR1020070059820A
公开(公告)日：2007-06-12
申请号：KR1020060026535
申请日：2006-03-23
Applicant: 한국전자통신연구원
IPC: H03H17/00
CPC classification number: H03H17/06 , H03H17/0225 , H03H17/0227 , H03H17/0238
Abstract: A multiplierless FIR(Fine Impulse Response) digital filter and a designing method thereof are provided to reduce the addition or subtraction substituting for multiplication without using the existing CDS(Canonic Signed Digit) method and to expand a structure of the filter simply when supporting input data of a multiple communication standard. A multiplierless FIR digital filter(100) includes a coefficient information extracting block(110) and an addition/subtraction circuit(120). The coefficient information extracting block(110) extracts and stores information to perform a filtering operation by addition and subtraction from a property of coefficients as an input. The addition/subtraction circuit(120) performs the filtering operation and error correction of the inputted data by using the stored information in the coefficient information extracting block(110).
Abstract translation: 提供了无乘法FIR（精细脉冲响应）数字滤波器及其设计方法，以减少加法或减法而不使用现有的CDS（Canonic Signed Digit）方法，并且仅在支持输入数据时扩展滤波器的结构 的多重通信标准。 无乘数FIR数字滤波器（100）包括系数信息提取块（110）和加法/减法电路（120）。 系数信息提取块（110）通过从系数的属性作为输入进行加法和减法来提取和存储用于执行滤波操作的信息。 加法/减法电路（120）通过使用系数信息提取块（110）中存储的信息来执行输入数据的滤波操作和纠错。
-
公开(公告)号：KR100725931B1
公开(公告)日：2007-06-11
申请号：KR1020040108282
申请日：2004-12-17
Applicant: 한국전자통신연구원
IPC: H03M13/41
CPC classification number: H03M13/395 , H03M13/4107 , H03M13/4192
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 하이브리드 역추적 장치 및 그를 이용한 고속 비터비 복호 시스템에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 초고속 통신을 수행하기 위하여 완전 병렬 ACS의 구조를 사용하고, 임계 경로의 최적화를 위하여 radix2 대신에 radix4를 사용한 구조에 있어서, 레지스터 교환 방식과 역추적 방식을 결합한 하이브리드 방식을 적용하여 하드웨어의 크기를 개선하고 성능과 전력소모에 있어서 최적화된 구조를 제공할 수 있는 하이브리드 역추적 장치 및 그를 이용한 고속 비터비 복호 시스템을 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 경로 메트릭 계산기로부터 경로 메트릭의 가지(생존경로)를 입력받아, 블록 역추적을 하기 위한 비트 길이만큼 레지스터 교환을 통하여 블록 생존값을 얻기 위한 레지스터 교환수단; 상기 레지스터 교환이 원활하게 이루어지도록 블록 생존값을 저장 및 출력하고, 상기 레지스터 교환을 통해 얻은 블록 생존값을 블록 역추적 메모리에 쓸 때까지 저장하기 위한 저장수단; 및 상기 저장수단의 값을 상기 블록 역추적 메모리에 쓰면서 블록 역추적을 수행하여 복호된 데이터를 출력하기 위한 블록 역추적 수단을 포함하되, Radix4를 사용한 완전 병렬 ACS(Add Compare Select) 구조를 갖는 것을 특징으로 한다.
4. 발명의 중요한 용도
본 발명은 고속 무선통신 시스템 등에 이용됨.
하이브리드 역추적, 레지스터 교환, 블록 역추적, 비터비 복호기, Radix4-
公开(公告)号：KR1020060068422A
公开(公告)日：2006-06-21
申请号：KR1020040107111
申请日：2004-12-16
Applicant: 한국전자통신연구원
IPC: H04L7/027
CPC classification number: H04L7/027 , H04L27/2692
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 무선랜 프리앰블 신호 검출 장치 및 그의 신호 검출 및 타이밍 검출 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 하나의 공통 구조를 이용하여, 무선랜 시스템에서 반복적인 패턴을 갖는 프리앰블 신호의 유무와 신호의 타이밍(시간) 정보를 결정함으로써, 802.11a 및 802.11b의 신호 검출을 동시에 수행하고, 802.11a의 동기시간을 검출할 수 있는 무선랜 프리앰블 신호 검출 장치 및 그의 신호 검출 및 타이밍 검출 방법을 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 프리앰블 신호 검출 장치에 있어서, 입력신호를 한 샘플씩 지연시킨 기준 입력신호와 상호 상관하여, 주어진 샘플 구간동안 더한 신호의 에너지값을 더하여, 더 큰 신호대잡음비를 얻기 위한 병렬 구조의 다수의 상호상관수단; 및 상기 다수의 상호상관수단으로부터 출력되는 각각의 상관 에너지값 중 가장 큰 상관값을 보이는 상관기 출력값(최대값)과 가장 작은 상관값을 보이는 상관기 출력값(최소값)을 선택한 후, 그 차이를 비교하여 그 비가 소정의 기준값 이상이 될 경우 신호 검출을 결정하기 위한 선택수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 무선랜 시스템 등에 이용됨.
무선랜, 신호 검출, 동기,상호 상관, 기준 입력신호, 샘플, 지연
-
-
-
-
-
-
-
-
-
Search Results
82
records
(took 0.029 seconds)
