公开(公告)号：KR1020090091868A

公开(公告)日：2009-08-31

申请号：KR1020080017069

申请日：2008-02-26

Applicant: 전북대학교산학협력단

Inventor： 양전욱 ,  심규환 ,  안효준 ,  홍성기

IPC: H01L21/336 ,  H01L21/20 ,  H01L21/324

Abstract: A method for reducing the leakage current of the nitride semiconductor device is provided to remarkably reduce the gate leakage current of transistor by suppressing the leakage current which flows the between electrode of the devices using the metal electrode formed in the surface of substrate. The multi-layered metal is formed on a substrate(S), and a source Ohmic metal(130) and a drain Ohmic metal(140) are formed by annealing. A metal gate(150) is formed by the lithography and the metal deposition method. The surface of substrate is plasma-processed with N2O in the vacuum chamber. The substrate is heated at the temperature within 700‹C and is processed with plasma. The surface of substrate is plasma-processed with the gas containing oxygen. The region exposed to the plasma is surface-treated.

Abstract translation: 提供一种降低氮化物半导体器件的泄漏电流的方法，通过抑制在基板的表面形成的金属电极之间流过各器件的电极之间的漏电流，显着降低晶体管的栅极漏电流。 多层金属形成在基板（S）上，通过退火形成源欧姆金属（130）和漏极欧姆金属（140）。 通过光刻和金属沉积方法形成金属栅极（150）。 衬底的表面在真空室中用N2O进行等离子体处理。 将衬底在700℃的温度下加热并用等离子体处理。 用含氧气体等离子体处理衬底的表面。 暴露于等离子体的区域进行表面处理。

公开(公告)号：KR100839786B1

公开(公告)日：2008-06-19

申请号：KR1020060091044

申请日：2006-09-20

Applicant: 전북대학교산학협력단

Inventor： 심규환 ,  김재연 ,  양전욱 ,  최상식 ,  최아람

IPC: H01L29/737

Abstract: 본 발명은 SiGe 반도체 소자 구조 및 그 제조방법을 제공하기 위한 것으로, SiGe 반도체 소자 구조에 있어서, 기판을 콜렉터 전극으로 사용하며, 상기 기판과 금속배선의 정전용량을 줄이도록 언도프트 Si(undoped-Si)층을 이용하여 서브-콜렉터를 형성시키고, 프론트-배리어 SiGe층을 베이스에 삽입시켜 구성함으로서, SiGe HBT에서 고농도 Ge의 프론트-배리어를 적용한 베이스 구조를 채용하여 도핑되는 불순물의 분포를 매우 얇은 영역에서 정확하게 제어하고, 에미터-베이스 접합에서 밴드갭도 정확하고 재현성 있게 제어하여 전류의 이득특성과 제어의 정확성을 향상시켜 소자의 선형성과 신뢰성을 높일 수 있게 되는 것이다.
SiGe, 반도체 소자 구조, 서브-콜렉터(sub-collector), 실리콘 캡, 프론트 배리어

公开(公告)号：KR100617294B1

公开(公告)日：2006-08-30

申请号：KR1020030083618

申请日：2003-11-24

Applicant: 한국전자통신연구원

Inventor： 이상흥 ,  기현철 ,  강진영 ,  심규환 ,  조경익

IPC: H03G3/02

CPC classification number: H03F3/08 ,  H03F1/34 ,  H03F3/3432 ,  H03F3/50 ,  H03G3/3084

Abstract: 본원은 별도의 이득 제어 신호 생성 회로부의 구비없이 다이나믹 레인지를 용이하게 조절할 수 있는 귀환 증폭기를 개시한다. 개시된 본 발명의 귀환 증폭기는, 입력 전류로부터 입력 전압이 검출되는 입력 단자, 출력 신호를 생성하기 위하여 상기 입력 전압을 증폭하는 귀환 증폭부, 및 상기 귀환 증폭부에 의하여 증폭된 신호를 출력하는 출력 단자를 포함한다. 이때, 상기 귀환 증폭부는, 상기 입출력 단자 사이에 설치되는 귀환 저항 및 상기 귀환 저항과 병렬로 접속된 귀환 트랜지스터로 구비된 귀환 회로부; 및 상기 귀환 회로부의 귀환 트랜지스터에 소정의 바이어스 전압을 공급하며 상기 귀환 증폭부내에 머지된 바이어스 회로부를 포함한다.
귀환 증폭기, AGC(Automatic Gain Control), 광수신기, 바이어스 회로부

公开(公告)号：KR1020050065890A

公开(公告)日：2005-06-30

申请号：KR1020030097050

申请日：2003-12-26

Applicant: 한국전자통신연구원

Inventor： 송영주 ,  심규환 ,  강진영

IPC: H01L21/28

Abstract: 본 발명은 실리콘 또는 응력이 인가된 실리콘(strained-Si)에 채널이 형성되는 소자, SOI(Silicon-On-Insulator) 기판을 기반으로 하는 금속-절연막-반도체 전계효과 트랜지스터(MOSFET)와 같은 반도체 소자의 게이트 절연막으로 이용되는 옥시나이트라이드(oxynitride)막 형성 방법에 관한 것으로, 산소 및 질소 원소를 포함하는 가스나 이들의 혼합 가스를 반응로 내부로 공급하는 과정에서 자외선(ultraviolet; UV)을 조사하여 가스의 분자 구조를 분해 및 변형시키고, 분해 및 변형된 가스 및 래디칼 분위기에서 실리콘 기판 상에 고품질의 옥시나이트라이드막이 성장되도록 한다.

公开(公告)号：KR100460201B1

公开(公告)日：2004-12-08

申请号：KR1020020018878

申请日：2002-04-08

Applicant: 한국전자통신연구원

Inventor： 임정욱 ,  송영주 ,  심규환 ,  강진영

IPC: H01L29/737

Abstract: PURPOSE: A method for forming a substrate for manufacturing an SiGe/Si HFET(Hetero-junction Field Effect Transistor) and the substrate thereof are provided to be capable of obtaining a thin buffer layer having good device characteristics by carrying out an in-situ heat treatment. CONSTITUTION: After forming the first silicon germanium layer(12) having an inhomogeneous germanium constitution on a silicon epitaxial layer(10), a heat treatment is carried out at the resultant structure by in-situ. Then, the second silicon germanium layer(14) having a homogeneous germanium, is formed on the resultant structure. A silicon cap layer(16) is formed on the second silicon germanium layer. At the time, the first and second silicon germanium layer are used as a buffer layer.

Abstract translation: 目的：提供一种形成用于制造SiGe / Si HFET（异质结场效应晶体管）的衬底及其衬底的方法，其能够通过执行原位热获得具有良好器件特性的薄缓冲层 治疗。 构成：在硅外延层（10）上形成具有不均匀锗组成的第一硅锗层（12）之后，通过原位在所得结构上进行热处理。 然后，在所得结构上形成具有均匀锗的第二硅锗层（14）。 硅盖层（16）形成在第二硅锗层上。 此时，第一和第二硅锗层被用作缓冲层。

公开(公告)号：KR100425579B1

公开(公告)日：2004-04-03

申请号：KR1020010044056

申请日：2001-07-21

Applicant: 한국전자통신연구원

Inventor： 임정욱 ,  김상훈 ,  심규환 ,  강진영

IPC: H01L21/20

Abstract: PURPOSE: A method for forming a silicon germanium layer using different kinds of sources according to a composition ratio of germanium is provided to improve a characteristic of the silicon germanium layer by changing easily the composition ratio of the germanium of silicon germanium layer. CONSTITUTION: A forming method of a silicon germanium layer includes a process for forming an Si1-xGex layer on a substrate within a process chamber having temperature of 150 to 400 degrees centigrade by using a unit atomic layer epitaxy method. In the forming process of the Si1-xGex layer, a silicon source is supplied to an upper surface of the substrate. The first purge gas is supplied to the upper surface of the substrate. A germanium source is supplied to the upper surface of the substrate. The second purge gas is supplied to the upper surface of the substrate. A hydrogen radical is supplied to the upper surface of the substrate. The different kinds of sources are supplied according to a value of x of the Si1-xGex layer.

Abstract translation: 目的：提供一种根据锗的组成比使用不同种源形成硅锗层的方法，以通过容易地改变硅锗层的锗的组成比来改善硅锗层的特性。 构成：硅锗层的形成方法包括通过使用单元原子层外延方法在温度为150至400摄氏度的处理室内在衬底上形成Si 1-x Ge x层的工艺。 在Si1-xGex层的形成过程中，硅源被供应到衬底的上表面。 第一吹扫气体被供应到基板的上表面。 锗源被提供给衬底的上表面。 第二吹扫气体被供应到基板的上表面。 氢基被提供给基板的上表面。 根据Si1-xGex层的x值提供不同种类的源。

公开(公告)号：KR1020040020582A

公开(公告)日：2004-03-09

申请号：KR1020020052210

申请日：2002-08-31

Applicant: 한국전자통신연구원

Inventor： 심규환 ,  송영주 ,  김상훈 ,  강진영

IPC: H01L33/00 ,  B82Y20/00

CPC classification number: H01L29/127 ,  B82Y10/00 ,  B82Y20/00 ,  H01L31/102 ,  H01L33/08 ,  H01L33/18

Abstract: PURPOSE: An optoelectronic device using dual structure nano dots and a method for manufacturing the same are provided to maximize a photoelectric effect by forming the optoelectronic device with an electron injecting layer, a hole injecting layer, a quantum well layer, and the nano-dot of the double structure. CONSTITUTION: An optoelectronic device using dual structure nano dots includes an electron injecting layer(11), a nano-dot, and a hole injecting layer(12). The nano-dot is formed with the double structure of an external nano-dot(15) and an internal nano-dot(16). The external nano-dot(15) is formed with an indirect transition semiconductor. The internal nano-dot(16) is formed with a direct transition semiconductor. The optoelectronic device having the nano-dot of the double structure further includes a quantum well layer(14) which is formed between the electron injecting layer(11) and the hole injecting layer(12). The nano-dot is formed within the quantum well layer.

Abstract translation: 目的：提供一种使用双结构纳米点的光电子器件及其制造方法，以通过用电子注入层，空穴注入层，量子阱层和纳米点形成光电器件来最大化光电效应 的双重结构。 构成：使用双结构纳米点的光电子器件包括电子注入层（11），纳米点和空穴注入层（12）。 纳米点由外部纳米点（15）和内部纳米点（16）的双重结构形成。 外部纳米点（15）由间接转移半导体形成。 内部纳米点（16）形成有直接跃迁半导体。 具有双重结构的纳米点的光电器件还包括形成在电子注入层（11）和空穴注入层（12）之间的量子阱层（14）。 纳米点形成在量子阱层内。

公开(公告)号：KR1020030017747A

公开(公告)日：2003-03-04

申请号：KR1020010050743

申请日：2001-08-22

Applicant: 한국전자통신연구원

Inventor： 박찬우 ,  이승윤 ,  김상훈 ,  심규환 ,  강진영

IPC: H01L29/737

Abstract: PURPOSE: A method for fabricating a hetero-junction dipole transistor is provided to reduce base parasitic resistance and parasitic capacitance between a base and a collector by forming a thick silicon base electrode layer without a damage of a base epitaxial layer. CONSTITUTION: A base epitaxial layer(310) is grown on a substrate(300). A nitride layer(312) is deposited on the base epitaxial layer(310). The first aperture is formed by patterning the nitride layer(312). An emitter electrode(314) is formed by depositing and patterning polysilicon on the substrate(300). An oxide layer(316) is formed on a sidewall and an upper wall of the emitter electrode(314). The nitride layer(312) is etched by using the oxide layer(316) as an etch mask. A base electrode(318) is formed by depositing polysilicon(318) and patterning the polysilicon(318) and the base epitaxial layer(310). The second aperture is formed by etching the polysilicon(318) and the oxide layer(316). An emitter contact window, a base contact window, and a collector contact window are formed by depositing and patterning an insulating layer(324) on the substrate(300). An emitter terminal(328), a base terminal(326), and a collector terminal(330) are formed by depositing and patterning metal on the substrate(300).

Abstract translation: 目的：提供一种用于制造异质结偶极晶体管的方法，以通过形成厚的硅基电极层而不损坏基极外延层来降低基极和集电极之间的基极寄生电阻和寄生电容。 构成：在衬底（300）上生长基底外延层（310）。 氮化物层（312）沉积在基底外延层（310）上。 第一孔径通过图案化氮化物层（312）而形成。 通过在衬底（300）上沉积和图案化多晶硅来形成发射极（314）。 氧化层（316）形成在发射电极（314）的侧壁和上壁上。 通过使用氧化物层（316）作为蚀刻掩模蚀刻氮化物层（312）。 通过沉积多晶硅（318）并构图多晶硅（318）和基极外延层（310）来形成基极（318）。 通过蚀刻多晶硅（318）和氧化物层（316）形成第二孔。 通过在衬底（300）上沉积和图案化绝缘层（324）来形成发射极接触窗，基极接触窗和集电极接触窗。 通过在衬底（300）上沉积和图案化金属来形成发射极端子（328），基极端子（326）和集电极端子（330）。

公开(公告)号：KR1020030015644A

公开(公告)日：2003-02-25

申请号：KR1020010049489

申请日：2001-08-17

Applicant: 한국전자통신연구원

Inventor： 이승윤 ,  박찬우 ,  김상훈 ,  심규환 ,  강진영

IPC: H01L27/06

Abstract: PURPOSE: A method for fabricating a bipolar complementary metal oxide semiconductor(BICMOS) device is provided to form a base of a bipolar transistor by depositing a thin silicon germanium epitaxial layer having carriers of high mobility through a chemical vapor deposition(CVD) method or molecular beam epitaxy(MBE) method. CONSTITUTION: A gate oxide layer(50) is formed on a substrate(41) of an n-well(47) and a p-well(49). An epitaxial layer including germanium and a low temperature oxide layer are sequentially formed. The low temperature oxide layer on a predetermined region of a collector, a collector connection part, the n-well and the p-well is eliminated. After the epitaxial layer on the collector connection part is removed, a conductive layer is formed. The conductive layer and the epitaxial layer in the p-well and n-well are simultaneously patterned to form an emitter on a predetermined region of the collector, an electrode in the collector connection part and a gate in a predetermined region of the n-well and p-well. The exposed gate oxide layer on the n-well and p-well is removed. An outside base(60) is formed in the rest of the collector where the emitter is not formed. A low density impurity region is formed in the n-well and p-well. An insulation layer is formed on the sidewall of the conductive layer. The epitaxial layer on the collector and in a peripheral region is left to form an outside base electrode(62) composed of the epitaxial layer. A source/drain of a lightly-doped-drain(LDD) structure is formed in the n-well and p-well.

Abstract translation: 目的：提供一种用于制造双极互补金属氧化物半导体（BICMOS）器件的方法，以通过化学气相沉积（CVD）方法或分子沉积具有高迁移率载流子的薄硅锗外延层来形成双极晶体管的基极 光束外延（MBE）方法。 构成：在n阱（47）和p阱（49）的衬底（41）上形成栅氧化层（50）。 依次形成包括锗和低温氧化物层的外延层。 在集电体，集电极连接部，n阱和p阱的规定区域上的低温氧化物层被消除。 在除去集电极连接部分上的外延层之后，形成导电层。 p阱和n阱中的导电层和外延层同时构图以在集电极的预定区域上形成发射极，集电极连接部分中的电极和n阱的预定区域中的栅极 和p-well。 去除n阱和p阱上暴露的栅极氧化物层。 在集电体的其余部分形成有外部基极（60），其中未形成发射极。 在n阱和p阱中形成低密度杂质区。 在导电层的侧壁上形成绝缘层。 在集电极和周边区域中的外延层留下形成由外延层构成的外部基极（62）。 在n阱和p阱中形成轻掺杂漏极（LDD）结构的源极/漏极。

公开(公告)号：KR1019990043094A

公开(公告)日：1999-06-15

申请号：KR1019970064080

申请日：1997-11-28

Applicant: 한국전자통신연구원

Inventor： 최성우 ,  남기수 ,  이해권 ,  심규환 ,  백문철

IPC: H01L21/20

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
에피택셜장치용 덧붙임 뭉치
2. 발명이 해결하려고 하는 기술적 요지
본 발명은 어댑터에 주름벽을 장착하여 원료교체나 부분품 수리시 진공챔버내의 전체적인 진공을 유지하면서 도가니 부분의 국부적 진공만을 파괴하여 장비의 오염과 상태 회복의 시간을 극소화 할 수 있는 에피택셜장치용 덧붙임 뭉치를 제공함에 그 목적이 있다.
3. 발명의 해결방법의 요지
본 발명은 진공챔버의 입구측 플랜지에 장착되어 진공을 유지하고 도입하기 위해 개폐되는 수단; 상기 개폐수단과 도가니의 플랜지 사이에서 국부적진공만을 제거하기 위해 신장 및 수축하는 수단; 및 상기 신장 및 수축수단의 이동을 안내하는 수단을 포함하는 에피택셜장치용 덧붙임 뭉치를 제공한다.
4. 발명의 중요한 용도
진공챔버의 전체진공을 제거하지 않고도 부분품을 쉽게 분해조립하기 위한 것임.