公开(公告)号：MX383433B

公开(公告)日：2025-03-14

申请号：MX2016012531

申请日：2016-09-26

Applicant: IBM

Inventor： BUSABA FADI YUSUF ,  GAINEY JR CHARLES ,  GREINER DAN ,  KUBALA JEFFREY PAUL ,  BRADBURY JONATHAN DAVID ,  HELLER LISA CRANTON ,  FARRELL MARK ,  OSISEK DAMIAN LEO ,  SCHMIDT DONALD WILLIAM ,  SLEGEL TIMOTHY

IPC: G06F9/455 ,  G06F9/50

Abstract: Un sistema de computadora incluye una configuración de máquina virtual (VM) con uno o más núcleos. Cada núcleo se hablita para operar en un modo de subprocesamiento individual (ST) o un modo de subprocesamiento múltiple (MT). El modo ST consiste de un subproceso individual y el modo MT consiste de una pluralidad de subprocesos en recursos compartidos de un núcleo respectivo. El sistema de computadora incluye un área de control de sistema orientada al núcleo (COSCA) que tiene un área común que representa todos los núcleos de la configuración de VM y áreas de descripción de núcleo separadas para cada uno de los núcleos en la configuración de VM. Cada área de descripción de núcleo indica una ubicación de una o más áreas de descripción de subproceso cada una que representa un subproceso dentro del núcleo respectivo, y cada área de descripción de subproceso indica una ubicación de una descripción de estado del subproceso respectivo.

公开(公告)号：CA3217151A1

公开(公告)日：2022-12-08

申请号：CA3217151

申请日：2022-05-31

Applicant: IBM

Inventor： GIAMEI BRUCE ,  SLEGEL TIMOTHY ,  BORNTRAEGER CHRISTIAN ,  OSISEK DAMIAN ,  HELLER LISA ,  GAERTNER UTE ,  YOST CHRISTINE ,  TZORTZATOS ELPIDA

IPC: G06F12/1009 ,  G06F12/1027

Abstract: An instruction is provided to perform a reset address translation protection operation when executed. Executing the instruction includes determining, by a processor, that an address translation protection bit in a specified translation table entry associated with a storage block is to be reset. Based on determining that the address translation protection bit is to be reset, executing the instruction includes resetting the address translation protection bit to deactivate write protection for the storage block. The resetting is absent waiting for an action by one or more other processors of the computing environment.

公开(公告)号：PL3520013T3

公开(公告)日：2022-02-07

申请号：PL17784566

申请日：2017-09-27

Applicant: IBM

Inventor： GREINER DAN ,  SLEGEL TIMOTHY ,  ZOELLIN CHRISTIAN

IPC: H04L9/06 ,  G06F21/60 ,  H04L9/32

公开(公告)号：CA2928277C

公开(公告)日：2021-12-28

申请号：CA2928277

申请日：2013-05-03

Applicant: IBM

Inventor： GREINER DAN ,  JACOBI CHRISTIAN ,  SLEGEL TIMOTHY

IPC: G06F11/36 ,  G06F9/46

Abstract: Task specific diagnostic controls are provided to facilitate the debugging of certain types of abort conditions. The diagnostic controls may be set to cause transactions to be selectively aborted, allowing a transaction to drive its abort handler routine for testing purposes. The controls include, for instance, a transaction diagnostic scope and a transaction diagnostic control. The transaction diagnostic scope indicates when the transaction diagnostic control is to be applied, and the transaction diagnostic control indicates whether transactions are to selectively aborted.

公开(公告)号：SI2825954T1

公开(公告)日：2021-10-29

申请号：SI201331891

申请日：2013-03-07

Applicant: IBM

Inventor： BRADBURY JONATHAN DAVID ,  SCHWARZ ERIC MARK ,  SLEGEL TIMOTHY

IPC: G06F9/00

公开(公告)号：LT3571580T

公开(公告)日：2021-10-25

申请号：LT18050137

申请日：2018-01-03

Applicant: IBM

Inventor： GREINER DAN ,  SLEGEL TIMOTHY ,  JACOBI CHRISTIAN ,  SAPORITO ANTHONY ,  PAPROTSKI VOLODYMYR ,  MITRAN MARCEL

IPC: G06F9/30

公开(公告)号：CA2867088C

公开(公告)日：2021-09-07

申请号：CA2867088

申请日：2012-11-15

Applicant: IBM

Inventor： BRADBURY JONATHAN DAVID ,  GSCHWIND MICHAEL KARL ,  SLEGEL TIMOTHY ,  SCHWARZ ERIC MARK ,  JACOBI CHRISTIAN

IPC: G06F9/34

Abstract: A Load to Block Boundary instruction is provided that loads a variable number of bytes of data into a register while ensuring that a specified memory boundary is not crossed. The boundary may be specified a number of ways, including, but not limited to, a variable value in the instruction text, a fixed instruction text value encoded in the opcode, or a register based boundary.

公开(公告)号：HUE054035T2

公开(公告)日：2021-08-30

申请号：HUE17780697

申请日：2017-10-02

Applicant: IBM

Inventor： GREINER DAN ,  SLEGEL TIMOTHY ,  ZOELLIN CHRISTIAN ,  JACOBI CHRISTIAN ,  PAPROTSKI VOLODYMYR ,  VISEGRADY TAMAS ,  BUENDGEN REINHARD ,  BRADBURY JONATHAN ,  PURANIK ADITYA

IPC: H04L9/06 ,  G06F9/30 ,  H04L9/32

公开(公告)号：HUE053728T2

公开(公告)日：2021-07-28

申请号：HUE17780343

申请日：2017-09-26

Applicant: IBM

Inventor： GREINER DAN ,  SLEGEL TIMOTHY ,  ZOELLIN CHRISTIAN ,  NERZ BERND ,  VISEGRADY TAMAS

IPC: G06F7/58

公开(公告)号：SG11202105503SA

公开(公告)日：2021-06-29

申请号：SG11202105503S

申请日：2020-02-13

Applicant: IBM

Inventor： SLEGEL TIMOTHY ,  EHRMAN JOHN ,  GREINER DAN ,  SAPORITO ANTHONY ,  TSAI AARON

IPC: G06F9/30

Abstract: A single architected instruction to move data is executed. The executing includes moving data of a specified length from a source location to a destination location in a right-to-left sequence to provide a predictable result. A predictable result is provided, even though a portion of the destination location is contained within the source location from which the data is being moved.