公开(公告)号：FR3069376A1

公开(公告)日：2019-01-25

申请号：FR1756936

申请日：2017-07-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： DELALLEAU JULIEN ,  RIVERO CHRISTIAN

IPC: H01L29/78 ,  H01L21/302 ,  H01L21/336

Abstract: Circuit intégré (CI) comprenant au moins un transistor MOS (T1) réalisé sur et dans une zone active comportant une région de source, une région de drain et ayant une largeur (W) comptée transversalement à la direction source-drain, le transistor ayant une région de grille (14) comprenant à son pied au moins une marche (17) qui s'étend au moins sur toute la largeur de la zone active.

公开(公告)号：FR3069369A1

公开(公告)日：2019-01-25

申请号：FR1756938

申请日：2017-07-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： DELALLEAU JULIEN ,  RIVERO CHRISTIAN

IPC: H01L21/70 ,  H01L21/8232 ,  H05K1/02 ,  H05K3/00

Abstract: Circuit intégré comprenant un substrat semiconducteur (SB) et une partie d'interconnexion (10), au moins une zone de substrat (13) située dans le substrat et délimitée par une zone isolante (11), et une région de polysilicium (20) comportant au moins une partie située sur ladite zone isolante (11), ladite au moins une partie de la région de polysilicium (20) comportant à son pied une languette (21) s'étendant au dessus de la zone isolante (11) en direction de ladite au moins une zone de substrat, une région isolante (30) située entre le substrat et ladite partie d'interconnexion et recouvrant ladite au moins une zone de substrat (16) et ladite région de polysilicium (20), et un plot (Ep) électriquement conducteur traversant ladite région isolante (30) et possédant une première extrémité (Exp1) en contact électrique avec une portion de la languette (21) et avec une partie de ladite au moins une zone (16) de substrat et une deuxième extrémité (Exp2) en contact électrique avec ladite partie d'interconnexion (10).

公开(公告)号：FR3058567B1

公开(公告)日：2019-01-25

申请号：FR1660777

申请日：2016-11-08

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL ,  RIVERO CHRISTIAN

IPC: H01L27/11 ,  H01L21/82 ,  H01L23/525 ,  H05K1/16

Abstract: Le circuit intégré comprend, au dessus d'un substrat, une partie d'interconnexion, comportant plusieurs niveaux de métallisation séparés par une région isolante (RIS). Le circuit intégré comprend en outre au sein de ladite partie d'interconnexion,, au moins une structure antifusible (STR), enrobée dans une partie de ladite région isolante (RIS), la structure antifusible comportant une poutre (PTR) maintenue en deux endroits différents par deux bras (BR1A, BR1B), un corps (BTA) et une zone isolante antifusible (ZSF), la poutre (PTR), le corps (BTA) et les bras (BR1A, BR1B) étant métalliques et situés au sein d'un même niveau de métallisation, ledit corps et ladite poutre étant mutuellement en contact par l'intermédiaire de ladite zone isolante antifusible (ZSF) configurée pour être claquée en présence d'une différence de potentiel de claquage entre ledit corps et ladite poutre.

公开(公告)号：FR3018139B1

公开(公告)日：2018-04-27

申请号：FR1451616

申请日：2014-02-28

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  BOUTON GUILHEM ,  FORNARA PASCAL

IPC: H01L21/336 ,  H01L21/8249

Abstract: Circuit intégré, comprenant un substrat (1) et au moins un composant défavorablement sensible aux contraintes en compression (TRN) disposé au moins partiellement au sein d'une région active (10) du substrat (1) limitée par une région isolante (2). Le circuit comprend au moins une tranchée électriquement inactive (20) située au moins dans ladite région isolante et contenant un domaine interne (203) configuré pour permettre une réduction de contraintes en compression dans ladite région active.

公开(公告)号：FR3022691A1

公开(公告)日：2015-12-25

申请号：FR1455792

申请日：2014-06-23

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL ,  RIVERO CHRISTIAN

IPC: H01L45/00 ,  H01G5/18

Abstract: Le circuit intégré comprend au-dessus d'un substrat une partie (RITX) comportant plusieurs niveaux de métallisation séparés par une région isolante, et au sein de ladite partie, au moins un logement creux (LGT) dont les parois comportent des portions métalliques réalisées au sein de différents niveaux de métallisation. Un dispositif capacitif commandable (DIS) comporte une structure métallique suspendue (1) située dans le logement creux au sein d'un premier niveau de métallisation (M3) comportant un premier élément fixé sur deux zones de fixation du logement et au moins un deuxième élément s'étendant en porte à faux à partir du premier élément et comportant une première électrode du dispositif capacitif. Une deuxième électrode comporte un premier corps fixe (20) situé à un deuxième niveau de métallisation (M2) adjacent au premier niveau de métallisation (M3) en regard de ladite première électrode, le premier élément étant commandable en flexion à partir d'une zone de commande de ce premier élément de façon à modifier la distance entre les deux électrodes.

公开(公告)号：FR3012671B1

公开(公告)日：2015-11-13

申请号：FR1360538

申请日：2013-10-29

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  FORNARA PASCAL ,  DI-GIACOMOA ANTONIO ,  ARRAZAT BRICE

IPC: H01L27/02

公开(公告)号：FR3007198B1

公开(公告)日：2015-06-19

申请号：FR1355476

申请日：2013-06-13

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  BOUTON GUILHEM ,  FORNARA PASCAL

IPC: H01L21/762 ,  H01L21/336 ,  H01L29/78

公开(公告)号：FR3007196A1

公开(公告)日：2014-12-19

申请号：FR1355478

申请日：2013-06-13

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  BOUTON GUILHEM ,  FORNARA PASCAL

IPC: H01L21/336 ,  H01L29/772

Abstract: Le circuit intégré, comprenant un substrat (1) et au moins un composant défavorablement sensible aux contraintes en compression (TRN) disposé au moins partiellement au sein d'une région active (10) du substrat (1) limitée par une région isolante (2), et une région isolante supplémentaire (4) comportant une couche isolante inférieure en compression (40) disposée au-dessus du composant, de la région active et de la région isolante. Le circuit intégré comprend en outre au moins une excroissance (12) disposée au-dessus d'au moins une partie de ladite région isolante (2) et en-dessous de ladite couche isolante inférieure en compression (40).

公开(公告)号：FR3006808A1

公开(公告)日：2014-12-12

申请号：FR1355221

申请日：2013-06-06

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  FORNARA PASCAL ,  DI-GIACOMO ANTONIO ,  ARRAZAT BRICE

IPC: H01L27/02 ,  B81B3/00 ,  H01L23/58 ,  H01L27/24

Abstract: Le circuit intégré comprend au dessus d'un substrat une partie d'interconnexion (RITX) comportant plusieurs niveaux de métallisation séparés par une région isolante. Le circuit intégré comprend en outre au sein de ladite partie d'interconnexion, un dispositif de commutation électriquement activable (DIS) comportant dans une cavité d'un logement (LGT) un ensemble (1) incluant une poutre (PTR) maintenue par une structure (STR) solidaire du logement, la poutre et la structure étant métalliques et situées au sein d'un même niveau de métallisation, les emplacements de fixation (EMP11-EMP22) de la structure sur la poutre étant agencés de façon à définir pour la poutre un point de pivot (O) situé entre ces emplacements de fixation, la structure étant sensiblement symétrique par rapport à la poutre et par rapport à un plan perpendiculaire à la poutre en l'absence d'une différence de potentiel appliquée sur la structure, ladite poutre étant apte à pivoter dans un premier sens en présence d'une première différence de potentiel appliquée entre une première partie (BR11, BR22) de la structure et à pivoter dans un deuxième sens en présence d'une deuxième différence de potentiel appliquée entre une deuxième partie (BR12, BR21) de la structure.

公开(公告)号：FR3000840A1

公开(公告)日：2014-07-11

申请号：FR1350070

申请日：2013-01-04

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  DELATTRE ROGER

IPC: H01L21/60 ,  H01L27/04

Abstract: Le circuit intégré comprend au moins un transistor MOS comportant une région de grille (G) et des régions de source (S) et de drain (D) séparées de la région de grille par des espaceurs isolants (ESP), et au moins deux plots de contact métalliques (CT1) venant respectivement au contact de deux régions (RS10) comportant un siliciure de métal, par exemple un siliciure de cobalt, situées au sein des régions de source et de drain et localisées au niveau des parties inférieures des deux plots de contact (CT1) et à distance desdits espaceurs isolants (ESP).