中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

55 records (took 0.022 seconds)

    PROCEDE DE REALISATION D'UN COMPOSANT COMPORTANT AU MOINS UN ELEMENT A BASE DE GERMANIUM ET COMPOSANT AINSI OBTENU
    41.
    发明专利
    PROCEDE DE REALISATION D'UN COMPOSANT COMPORTANT AU MOINS UN ELEMENT A BASE DE GERMANIUM ET COMPOSANT AINSI OBTENU 未知

    公开(公告)号：FR2886763A1

    公开(公告)日：2006-12-08

    申请号：FR0505701

    申请日：2005-06-06

    Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS SA

    Inventor： MORAND YVES ,  POIROUX THIERRY ,  VINET MAUD

    IPC: H01L29/161 ,  H01L21/20

    Abstract: Le procédé comporte successivement la réalisation, sur un substrat (1), d'un empilement de couches (2, 3) comportant au moins une première couche (3) en composé de germanium et silicium ayant initialement une concentration de germanium comprise entre 10 et 50%. La première couche (3) est disposée entre des secondes couches (2) ayant des concentrations de germanium comprises entre 0 et 10%. Ensuite, on délimite par gravure, dans ledit empilement, une première zone (5) correspondant à l'élément à base de germanium et ayant au moins une première dimension latérale comprise entre 10nm et 500nm. Puis est effectuée une oxydation thermique, au moins latérale, de la première zone (5), de manière à ce qu'une couche de silice (6) se forme à la surface de la première zone (5) et en ce que, dans la première couche (3), une zone centrale (8) de germanium condensé se forme, constituant l'élément à base de germanium.

    42.
    发明专利
    未知

    公开(公告)号：DE60029599D1

    公开(公告)日：2006-09-07

    申请号：DE60029599

    申请日：2000-09-12

    Applicant: ST MICROELECTRONICS SA ,  COMMISSARIAT ENERGIE ATOMIQUE

    Inventor： MORAND YVES ,  GOBIL YVELINE ,  DEMOLLIENS OLIVIER ,  ASSOUS MYRIAM

    IPC: H01L21/768 ,  H01L21/3205 ,  H01L23/522 ,  H01L23/532

    Abstract: The invention relates to a process for making a copper connection with a copper connection element in an integrated circuit comprising a damascene structure, with the connection element being covered successively with an encapsulation layer and at least one layer of dielectric material with a very low dielectric constant. The process includes the steps of etching the layer of dielectric material until the encapsulation layer is reached in order to obtain a connection hole opposite the connection element. A protective layer is then formed on the walls of the connection hole, with the protective layer preventing contamination of the dielectric layer from diffusion of copper. The protective and encapsulation layers are then etched at the bottom of the connection hole in such a way as to reveal the connection element. The connection hole is then filled with copper.

    50.
    发明专利
    未知

    公开(公告)号：DE60140481D1

    公开(公告)日：2009-12-24

    申请号：DE60140481

    申请日：2001-12-17

    Applicant: ST MICROELECTRONICS SA ,  COMMISSARIAT ENERGIE ATOMIQUE

    Inventor： FRABOULET DAVID ,  MARIOLLE DENIS ,  MORAND YVES

    IPC: H01L21/335 ,  H01L29/76

    Abstract: A method produces a microstructure comprising an island of material confined between two electrodes forming barriers, the island ( 30 ) of material having lateral flanks running parallel to and lateral flanks running perpendicular to the barriers, wherein the lateral flanks of the island are defined by etching of at least one layer ( 16 ), called the template layer, and the barriers are formed by damascening. The method includes (a) a first etching of the template layer using a first etching mask having at least one filiform part, and (b) a second etching of the template layer, subsequent to the first etching, using a second etching mask also having at least one filiform part, oriented in a direction forming a non-zero angle with a direction of orientation of the filiform part of the first mask, in the vicinity of the site of formation of the island.

Patent Agency Ranking