-
公开(公告)号：KR1020170086921A
公开(公告)日：2017-07-27
申请号：KR1020160006556
申请日：2016-01-19
Applicant: 삼성전기주식회사
IPC: H05K3/46 , H05K3/42 , H05K1/18 , H01L23/538
CPC classification number: H01L21/568 , H01L2224/16227 , H01L2924/15153 , H01L2924/15311 , H01L2924/1533 , H01L2924/18162
Abstract: 본발명의일 측면에따른패키지기판은, 제1 캐비티가구비된제1 절연층; 상기제1 절연층을두께방향으로관통하여형성되는금속필라; 상기제1 절연층하에적층되는제2 절연층; 상기제1 캐비티에의하여상면이노출되도록상기제2 절연층에매립된패드; 및상기제1 캐비티상에위치하는제2 캐비티가구비되고, 상기제1 절연층상에형성되며, 상기금속필라상면을노출시키는개구가형성된제1 솔더레지스트층을포함하고, 상기금속필라의두께는상기제1 절연층의두께보다크고, 상기금속필라의상면은상기제1 절연층상면과상기제1 솔더레지스트층상면사이에위치할수 있다.
Abstract translation: 根据本发明一方面的封装基板包括：具有第一腔的第一绝缘层; 在厚度方向上贯穿第一绝缘层形成的金属柱; 堆叠在第一绝缘层下面的第二绝缘层; 衬垫，嵌入所述第二绝缘层中，使得所述衬垫的上表面被所述第一空腔暴露; 以及第一阻焊层，形成在第一绝缘层上并具有暴露金属柱的上表面的开口，其中金属柱的厚度为 金属柱的上表面可以位于第一绝缘层的上表面和第一阻焊层的上表面之间。
-
公开(公告)号：KR1020160072654A
公开(公告)日：2016-06-23
申请号：KR1020140180591
申请日：2014-12-15
Applicant: 삼성전기주식회사
CPC classification number: G06F3/048 , G06F3/041 , Y10S707/913
Abstract: 본발명의실시예에의한모바일디바이스는, 터치센서; 모션센서; 및상기터치센서에의해감지된터치입력과상기모션센서에의해감지된모션입력에기반하여상기터치입력이감지된영역과상기모션입력의유형의조합에대응하는프로그램또는기능을실행하는컨트롤러를포함하여, 사용자가화면에표시되는메뉴나실행아이콘을실행시키지않고도, 간단하게모바일디바이스의활성영역의특정부분을터치한상태에서모바일디바이스를특정패턴으로움직임으로써, 사용자가자주사용하는기능또는프로그램을편리하고재미있게실행시킬수 있다.
Abstract translation: 根据本发明的实施例的移动设备包括：触摸传感器; 运动传感器; 以及控制器，用于执行与基于由触摸传感器检测到的触摸输入和由运动传感器检测的运动输入的检测到的具有触摸输入的区域和运动输入的类型的组合相对应的程序或功能的控制器。 通过在触摸移动设备的有效区域的特定部分的同时，通过简单地移动移动设备，同时触摸移动设备的有效区域的特定部分，方便和有趣地执行功能或程序，而不执行显示在菜单上的菜单或执行图标 用户的屏幕。
-
公开(公告)号：KR1020160019297A
公开(公告)日：2016-02-19
申请号：KR1020140103893
申请日：2014-08-11
Applicant: 삼성전기주식회사
CPC classification number: H05K1/185 , H05K3/4682 , H05K2201/0195 , H05K2203/1469
Abstract: 본발명은제 1 절연층; 상기제 1 절연층의제 1 면에형성된제 1 회로패턴; 상기제 1 절연층의제 2 면상에적층된접착층; 및상기접착층상에배치되며, 상기제 1 절연층과상기제 1 절연층상에형성된제 2 절연층에의해매립된전자부품;을포함하는인쇄회로기판에관한것이다.
Abstract translation: 印刷电路板技术领域本发明涉及印刷电路板。 印刷电路板包括：第一绝缘层; 形成在第一绝缘层的第一表面上的第一电路图案; 层叠在所述第一绝缘层的第二面上的接合层; 以及布置在所述接合层上并被所述第一绝缘层掩埋的电子部件和形成在所述第一绝缘层上的第二绝缘层。
-
公开(公告)号：KR1020120007699A
公开(公告)日：2012-01-25
申请号：KR1020100068358
申请日：2010-07-15
Applicant: 삼성전기주식회사
Abstract: PURPOSE: A printed circuit board and a manufacturing method thereof are provided to arrange an outer layer between an interfacial surface and a buried surface of an inner layer, thereby easily manufacturing a four-layer circuit board of a thin plate. CONSTITUTION: A first circuit pattern(109-112) is buried in an insulating layer(201). A first solder resist layer(203a,203b) is arranged on the insulating layer in which the first circuit pattern is buried. A second circuit pattern(214a-216a) is arranged in the upper part of one or more components among the first circuit pattern, the first solder resist layer, and the insulating layer. A second solder resist layer(217a,217b) is arranged on the first solder resist layer. The second solder resist layer includes an opening part which exposes a connection terminal to the outside. A surface processing layer(218a,218b) is arranged on the connection terminal which is exposed by the opening part.
Abstract translation: 目的：提供一种印刷电路板及其制造方法，用于在内层的界面和掩埋表面之间布置外层，从而容易地制造薄板的四层电路板。 构成：第一电路图案（109-112）埋在绝缘层（201）中。 第一阻焊层（203a，203b）布置在绝缘层上，其中埋有第一电路图案。 在第一电路图案，第一阻焊层和绝缘层中的一个或多个部件的上部设置第二电路图案（214a-216a）。 第二阻焊层（217a，217b）布置在第一阻焊层上。 第二阻焊层包括将连接端子暴露于外部的开口部。 表面处理层（218a，218b）布置在由开口部分露出的连接端子上。
-
公开(公告)号：KR101085658B1
公开(公告)日：2011-11-22
申请号：KR1020090035208
申请日：2009-04-22
Applicant: 삼성전기주식회사
Inventor： 박정현
IPC: H05B41/285
CPC classification number: Y02B20/183
Abstract: 본 발명은, 출력측을 접지로 사용하는 트랜스포머를 구동하여 램프를 구동하는 인버터에서, 보다 간단히 이상을 검출할 수 있는 인버터 프로텍션 회로를 제공하고, 또한 인버터 프로텍션 회로를 단면 PCB에도 용이하게 구현할 수 있도록 함으로써, 프로텍션 회로를 간단히 구현하고 시장 변화에 따른 제품의 저렴화에 기여할 수 있는 인버터 프로텍션 회로를 제공하는데 그 목적이 있다.
이를 위하여 본 발명은, 상기 트랜스포머의 출력단자에서 상기 접지로 연결된 제 1 저항; 애노드가 상기 출력단자에 연결되는 다이오드; 및 상기 다이오드의 캐소드와 연결되고, 풀업(pull-up) 저항을 통해 외부전원과 연결되는 노드에 풀업전압을 설정하는 풀업전압 설정부를 포함하되, 상기 인버터의 프로텍션 회로는, 상기 다이오드가 온 되는 경우, 상기 제 1 저항에 걸리는 전압의 절대값이 상기 풀업전압보다 큰 경우에는 상기 노드는 하이 레벨의 신호를 출력하고, 상기 제 1 저항에 걸리는 전압의 절대값이 상기 풀업전압보다 작은 경우에는 상기 노드는 로우 레벨의 신호를 출력하며, 상기 다이오드가 오프되는 경우, 상기 노드는 하이 레벨의 신호를 출력하는 것을 특징으로 한다.
인버터, 프로텍션 회로, 다이오드, 풀업저항, 풀업전압-
Patent Agency Ranking
公开(公告)号：KR101047139B1
公开(公告)日：2011-07-07
申请号：KR1020090108718
申请日：2009-11-11
Applicant: 삼성전기주식회사
IPC: H01L21/60
CPC classification number: H05K3/00 , H01L2224/16225 , H05K3/30 , Y10T29/49124
Abstract: 단층 보드온칩 패키지 기판 및 그 제조방법이 개시된다. 상기 단층 보드온칩 패키지 기판은, 절연체; 상기 절연체의 상면에 마련되는 회로패턴 및 플립칩 본딩 패드; 상기 회로패턴의 하면과 접촉하며, 상기 절연체를 관통하는 도전성 범프; 상기 플립칩 본딩 패드의 적어도 일부가 노출되도록, 상기 절연체의 상면에 형성되는 솔더레지스트층; 및 전자소자와의 플립칩 접속을 위해, 상기 플립칩 본딩 패드의 상면에 마련되는 플립칩 본딩 범프를 포함한다.
단층, 보드온칩-
公开(公告)号：KR101039329B1
公开(公告)日：2011-06-08
申请号：KR1020090056442
申请日：2009-06-24
Applicant: 삼성전기주식회사
Inventor： 박정현
Abstract: 인쇄회로기판 제조방법이 개시된다. 표면처리가 수행되는 패드를 포함하는 회로패턴을 구비하는 인쇄회로기판을 제조하는 방법으로서, 기판의 표면에 상기 회로패턴에 상응하는 제1 도금레지스트를 형성하는 단계; 도금을 통하여 상기 기판의 표면에 상기 패드를 포함하는 회로패턴을 형성하는 단계; 상기 회로패턴이 형성된 기판의 상측에 상기 패드가 선택적으로 노출되도록 제2 도금레지스트를 형성하는 단계; 전해도금을 통해 상기 패드의 표면에 표면처리층을 형성하는 단계; 상기 제1 도금레지스트 및 상기 제2 도금레지스트를 제거하는 단계; 및 노출된 상기 시드층을 제거하는 단계를 포함하는 인쇄회로기판 제조방법은, 도금 인입선과 같은 전기적 도통을 부여하기 위한 별도의 도금 인입선을 형성할 필요가 없어, 회로의 손실을 최소화 할 수 있으며, 설계 자유도를 높여 고밀도 회로 제품 제작에 유리하다. 또한, 도금 인입선 잔류로 인한 신호 노이즈 발생을 방지함으로써 패키지 기판의 전기적 특성을 향상시킬 수 있다.
인쇄회로기판, 도금인입선, 표면처리Abstract translation: 公开了一种印刷电路板的制造方法。 一种用于制造印刷电路板，包括其中包括由所述表面处理被执行的垫的电路图案，形成了第一电镀抗蚀剂的方法对应于所述基板的所述表面上的电路图案; 通过电镀在衬底的表面上形成包括焊盘的电路图案; 在其上形成有电路图案的衬底的上表面上形成第二电镀抗蚀剂，使得衬垫被选择性地暴露; 通过电镀在垫的表面上形成表面处理层; 去除第一电镀抗蚀剂和第二电镀抗蚀剂; 并且除去暴露的籽晶层，不需要形成用于提供导电的单独的电镀引线，例如电镀引线，由此使电路的损耗最小化， 通过增加设计自由度来制造高密度电路产品是有利的。 另外，可以防止由于残留电镀引线引起的信号噪声的发生，从而改善封装衬底的电特性。
-
公开(公告)号：KR1020110051902A
公开(公告)日：2011-05-18
申请号：KR1020090108718
申请日：2009-11-11
Applicant: 삼성전기주식회사
IPC: H01L21/60
CPC classification number: H05K3/00 , H01L2224/16225 , H05K3/30 , Y10T29/49124
Abstract: PURPOSE: A board on chip package substrate and manufacturing method thereof are provided to obtain a larger number of input/output paths by flip chip type connection, thereby realizing high densification. CONSTITUTION: A circuit pattern(12) and a flip chip bonding pad(14) are formed on an insulator(10). A conductive bump(15) contacts the bottom of the circuit pattern. A solder resist layer(20) is formed on the insulator. A flip chip bonding pump is formed on the flip chip bonding pad. A solder ball(50) is coupled with the bottom of a conductive bump penetrating the insulator.
Abstract translation: 目的：提供一种片上封装基板及其制造方法，以通过倒装芯片型连接获得更多数量的输入/输出路径，从而实现高致密化。 构成：在绝缘体（10）上形成电路图案（12）和倒装芯片焊盘（14）。 导电凸块（15）接触电路图案的底部。 在绝缘体上形成阻焊层（20）。 在倒装芯片接合焊盘上形成倒装焊接泵。 焊球（50）与穿过绝缘体的导电凸块的底部耦合。
-
公开(公告)号：KR1020110047795A
公开(公告)日：2011-05-09
申请号：KR1020090104562
申请日：2009-10-30
Applicant: 삼성전기주식회사
IPC: H05K3/40
CPC classification number: H05K3/4007 , H05K3/061 , H05K3/205 , H05K2201/0367 , H05K2203/0152 , H05K2203/0376
Abstract: PURPOSE: A method for manufacturing a printed circuit board with a bump is provided to prevent a low bump by reducing the height difference between the cross section of the bump on the printed circuit board and the adjacent bump. CONSTITUTION: A first circuit(115) is formed on the surface of a first carrier. A second circuit(125) is formed on the surface of a second carrier. The first carrier is compressed on one side of an insulation layer(130) to bury the first circuit. An etching resist is stacked on the first carrier corresponding to the area to form a bump(110'). The bump is formed by etching the first carrier.
Abstract translation: 目的：提供一种用于制造具有凸块的印刷电路板的方法，以通过减小印刷电路板上的凸块的横截面与相邻凸块之间的高度差来防止低凸起。 构成：在第一载体的表面上形成第一电路（115）。 第二电路（125）形成在第二载体的表面上。 第一载体在绝缘层（130）的一侧被压缩以埋置第一电路。 在对应于该区域的第一载体上层叠抗蚀剂以形成凸块（110'）。 通过蚀刻第一载体形成凸块。
-
公开(公告)号：KR101015652B1
公开(公告)日：2011-02-22
申请号：KR1020080029652
申请日：2008-03-31
Applicant: 삼성전기주식회사
Abstract: 본 발명에 따른 분리형 다출력 트랜스포머는, 1개의 입력단자와 1개의 접지단자를 갖는 1개의 1차 권선부가 형성된 1차 보빈; 2개의 출력단자를 각각 갖는 n(n:양수)개의 2차 권선부가 형성된 2차 보빈; 상기 1개의 1차 권선부에 권선된 1차 코일; 상기 n개의 2차 권선부에 각각 권선된 2차 코일; 상기 1차 보빈과 상기 2차 보빈이 분리되도록 상기 1차 보빈과 상기 2차 보빈 내에 형성된 삽입 홀에 각각 삽입되는 한쌍의 코어;를 포함한다.
트랜스포머, 1차 보빈, 2차 보빈, 코어, 권선부
-
-
-
-
-
-
-
-
-
Search Results
128
records
(took 0.029 seconds)
