-
公开(公告)号：KR1020170066271A
公开(公告)日：2017-06-14
申请号：KR1020160164684
申请日：2016-12-05
Applicant: 삼성전자주식회사 , 동우 화인켐 주식회사
CPC classification number: C09D9/005 , B32B37/0046 , B32B43/006 , B32B2383/00 , B32B2457/14 , C09D9/04 , C09J183/04 , H01L21/31111 , H01L21/6835 , H01L21/6836 , H01L21/76898 , H01L25/0657 , H01L2221/68318 , H01L2221/68327 , H01L2221/6834 , H01L2221/68381 , H01L2224/16145 , H01L2224/16225 , H01L2924/15311 , H01L2924/181 , H01L2924/00012
Abstract: 본발명은실리콘계수지제거용조성물및 이를이용한기판의씨닝방법에관한것으로서, 더욱구체적으로는헤테로사이클릭용매및 하기화학식 1의불화알킬암모늄염을포함하는실리콘계수지제거용조성물이제공된다. 본발명의기술적사상에따른실리콘계수지제거용조성물을이용하면실리콘계수지의분해속도가우수하여반도체기판의이면연삭, 이면전극형성등의공정에서반도체기판에잔존하는실리콘계수지를효과적으로제거할수 있다. [화학식 1] (R)NF(식중에서, R은탄소수 1 내지 4의직쇄의알킬기임).
Abstract translation: 本发明提供了一种用于将其涉及使用该组合物的基底，所述方法和用于去除基于硅的树脂，并且更具体euroneun杂环溶剂，并除去含有式（I）的组合物的氟代烷基铵盐的基于硅的树脂。 通过使用该组合物根据本发明可除去残留在工序中的半导体基板上，如具有优异的半导体基板的背表面的硅系树脂的分解速率，研磨该聚硅氧烷树脂的技术特征去除基于硅的树脂，从而有效地形成背面电极。 （R）NF（其中R是具有1至4个碳原子的直链烷基）。
-
公开(公告)号：KR1020150047856A
公开(公告)日：2015-05-06
申请号：KR1020130127854
申请日：2013-10-25
Applicant: 삼성전자주식회사
Abstract: 반도체기판과캐리어를부착시키는접착제로, 실록산(Siloxane)을포함하는폴리머를포함하는접착제를제거하는세정액을제공하는것이다. 상기세정액은하기화학식으로표현되는제1 산화제를포함하는세정액:(화학식) 상기화학식에서 A는수산화기, 할로겐, 알킬기및 아릴기중 하나이다.
Abstract translation: 提供了一种用于消除将半导体衬底附着到载体上的含有硅氧烷聚合物的粘合剂的清洁溶液。 清洗液是含有以化学式表示的第一氧化剂的洗涤液。 化学式中的A是羟基，卤素，烷基和芳基中的一个。
-
公开(公告)号：KR1020150043130A
公开(公告)日：2015-04-22
申请号：KR1020130122188
申请日：2013-10-14
Applicant: 삼성전자주식회사
CPC classification number: H01L25/105 , H01L23/3128 , H01L23/49816 , H01L23/49827 , H01L23/60 , H01L24/05 , H01L24/29 , H01L24/32 , H01L24/45 , H01L24/48 , H01L24/73 , H01L24/83 , H01L24/85 , H01L24/92 , H01L25/0657 , H01L25/18 , H01L25/50 , H01L2224/0235 , H01L2224/02379 , H01L2224/04026 , H01L2224/04042 , H01L2224/05008 , H01L2224/05012 , H01L2224/05548 , H01L2224/05558 , H01L2224/05564 , H01L2224/05572 , H01L2224/05624 , H01L2224/05644 , H01L2224/05647 , H01L2224/05666 , H01L2224/05681 , H01L2224/05684 , H01L2224/06135 , H01L2224/29034 , H01L2224/2919 , H01L2224/32145 , H01L2224/32225 , H01L2224/32245 , H01L2224/451 , H01L2224/45124 , H01L2224/45139 , H01L2224/45144 , H01L2224/45147 , H01L2224/45169 , H01L2224/454 , H01L2224/45565 , H01L2224/48091 , H01L2224/48145 , H01L2224/48147 , H01L2224/48148 , H01L2224/48227 , H01L2224/48247 , H01L2224/48624 , H01L2224/48644 , H01L2224/48647 , H01L2224/48655 , H01L2224/4866 , H01L2224/48666 , H01L2224/48681 , H01L2224/48684 , H01L2224/48724 , H01L2224/48744 , H01L2224/48747 , H01L2224/48755 , H01L2224/4876 , H01L2224/48766 , H01L2224/48781 , H01L2224/48784 , H01L2224/48824 , H01L2224/48844 , H01L2224/48847 , H01L2224/48855 , H01L2224/4886 , H01L2224/48866 , H01L2224/48881 , H01L2224/48884 , H01L2224/73215 , H01L2224/73265 , H01L2224/83191 , H01L2224/83365 , H01L2224/85447 , H01L2224/85455 , H01L2224/8546 , H01L2224/92247 , H01L2225/06506 , H01L2225/0651 , H01L2225/06562 , H01L2225/1023 , H01L2225/1052 , H01L2924/10252 , H01L2924/10253 , H01L2924/10272 , H01L2924/10329 , H01L2924/10333 , H01L2924/10335 , H01L2924/13091 , H01L2924/1436 , H01L2924/1437 , H01L2924/14511 , H01L2924/15311 , H01L2924/1579 , H01L2924/181 , H01L2924/00014 , H01L2924/00012 , H01L2924/00
Abstract: 반도체패키지의부피를최소화할수 있는고용량화된반도체패키지를제공한다. 본발명에따른반도체패키지는본딩패드를가지는패키지베이스기판, 서로반대되는활성면및 비활성면을가지는반도체기판, 반도체기판의활성면에형성되는반도체소자, 반도체소자와전기적으로연결되는제1 패드, 반도체기판에대하여제1 패드와동일레벨을가지며제1 패드보다반도체기판의가장자리에인접하는도전패턴및 제1 패드상에연결되고도전패턴과이격되면서도전패턴상으로연장되는제2 패드를각각포함하되, 제2 패드가적어도일부노출되도록제1 방향으로소정거리만큼쉬프트(shift)되며패키지베이스기판상에적층되는복수의반도체칩, 및복수의반도체칩들각각의제2 패드와본딩패드를연결하는본딩와이어를포함한다.
Abstract translation: 提供了具有最小体积和半导体封装的高容量的半导体封装。 根据本发明的半导体封装包括具有焊盘的封装基板; 半导体衬底，其具有相互相对的活性表面和非活性表面; 形成在半导体衬底的有源表面上的半导体器件; 电连接到所述半导体器件的第一焊盘; 导电图案与半导体衬底的第一焊盘具有相同的电平，并且比第一焊盘更靠近半导体衬底的边缘; 以及第二焊盘，其连接在所述第一焊盘上并且延伸在所述导电图案上以分别与所述导电图案分离，并且包括在所述第一方向上以一定距离移位的多个半导体芯片，用于所述第二焊盘的至少一部分被暴露 并且层叠在封装基板上，以及连接多个半导体芯片中的每一个的第二焊盘和焊盘的接合线。
-
公开(公告)号：KR1020100121231A
公开(公告)日：2010-11-17
申请号：KR1020090040290
申请日：2009-05-08
Applicant: 삼성전자주식회사
CPC classification number: H01L23/49811 , H01L23/3128 , H01L23/49816 , H01L24/48 , H01L24/49 , H01L24/73 , H01L25/0657 , H01L25/105 , H01L25/16 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48145 , H01L2224/48195 , H01L2224/48227 , H01L2224/4911 , H01L2224/73265 , H01L2224/92247 , H01L2225/06562 , H01L2225/1023 , H01L2225/1058 , H01L2924/00014 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/0105 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/15311 , H01L2924/15331 , H01L2924/181 , H01L2924/1815 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/19105 , H01L2924/19107 , H01L2924/3511 , H01L2924/00012 , H01L2924/00 , H01L2224/45099 , H01L2224/05599
Abstract: PURPOSE: A package on package preventing circuit pattern lift defect and a method for fabricating the same are provided to prevent the cleavage defect of a circuit pattern caused by the stress of temperature variation by implementing a role of a buffer layer which absorbs the stress by the temperature variation. CONSTITUTION: A package manufacturing substrate(110) is prepared. A plurality of semiconductor chips(116) is laminated on the substrate. A pad redistribution pattern(118) is formed on the laminated top part of semiconductor chip. A copper post(120) is formed on a connection terminal of the pad redistribution pattern.
Abstract translation: 目的：提供封装封装防止电路图案提升缺陷及其制造方法，以通过实现吸收应力的缓冲层的作用来防止由温度变化的应力引起的电路图案的裂纹缺陷 温度变化。 构成：制备包装制造衬底（110）。 多个半导体芯片（116）层叠在基板上。 在半导体芯片的层叠顶部形成有衬垫再分布图案（118）。 在焊盘再分布图案的连接端子上形成铜柱（120）。
-
公开(公告)号：KR1020090041756A
公开(公告)日：2009-04-29
申请号：KR1020070107418
申请日：2007-10-24
Applicant: 삼성전자주식회사
IPC: H01L23/28
CPC classification number: H05K3/305 , H01L24/27 , H01L24/29 , H01L24/32 , H01L24/48 , H01L24/73 , H01L24/743 , H01L24/83 , H01L24/85 , H01L2224/27013 , H01L2224/29101 , H01L2224/2919 , H01L2224/29339 , H01L2224/32014 , H01L2224/32057 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/48228 , H01L2224/73265 , H01L2224/83051 , H01L2224/83101 , H01L2224/83191 , H01L2224/83192 , H01L2224/83385 , H01L2224/8385 , H01L2224/85 , H01L2224/92247 , H01L2924/00014 , H01L2924/01006 , H01L2924/01015 , H01L2924/01033 , H01L2924/01047 , H01L2924/01082 , H01L2924/014 , H01L2924/0665 , H01L2924/07802 , H01L2924/15311 , H01L2924/181 , H05K3/3452 , H05K2201/0989 , H05K2203/049 , Y02P70/613 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: A printed circuit board having an adhesive layer and a semiconductor package using the same is provided to increase the adhesive property between the adhesive layer and a body substrate by forming the adhesive layer on the body substrate. A printed circuit board(100) comprises a body substrate(10), a solder resist layer(16) and an adhesive layer(18). An opening(14) of a solder resist layer makes a part of the body substrate opened. The adhesive layer is formed on the body substrate within the opening. The adhesive layer is comprised of a die attach film or a liquid adhesive, and the width of the adhesive layer is smaller than that of the opening. The both sides of the adhesive layer are detached from either side of the solder resist layer.
Abstract translation: 提供一种具有粘合剂层的印刷电路板和使用该印刷电路板的半导体封装件，以通过在主体基板上形成粘合剂层来增加粘合剂层和主体基板之间的粘合性能。 印刷电路板（100）包括主体基板（10），阻焊层（16）和粘合剂层（18）。 阻焊层的开口（14）使得主体基板的一部分打开。 粘合剂层形成在开口内的主体基板上。 粘合剂层由管芯附着膜或液体粘合剂构成，并且粘合剂层的宽度小于开口的宽度。 粘合剂层的两侧从阻焊层的任一侧分离。
-
Patent Agency Ranking
公开(公告)号：KR1020090032845A
公开(公告)日：2009-04-01
申请号：KR1020070098403
申请日：2007-09-28
Applicant: 삼성전자주식회사
IPC: H01L23/12
CPC classification number: H01L25/105 , H01L23/3128 , H01L2224/48091 , H01L2224/48227 , H01L2225/0651 , H01L2225/1023 , H01L2225/1064 , H01L2924/01087 , H01L2924/00014
Abstract: A semiconductor package and a method of manufacture thereof are provided to make the semiconductor package product which is stable in the dynamic structure by lowering the height of the total package. A top package(100b) is laminated on a bottom package(100a). A substrate(110b) of the top package directly contacts with an encapsulating material(150a) of the bottom package. A bonding layer is interposed between the substrate of the top package and the molding compound of the bottom package. A connection part(180) electrically connects the laminated top package and the bottom package. The connection part is located in the side of the bottom package and the top package.
Abstract translation: 提供半导体封装及其制造方法，以通过降低总封装的高度来制造在动态结构中稳定的半导体封装产品。 顶部封装（100b）层压在底部封装（100a）上。 顶部封装的基板（110b）直接与底部封装的封装材料（150a）接触。 在顶部封装的基板和底部封装的模制化合物之间插入粘结层。 连接部分（180）电连接层压的顶部包装和底部包装。 连接部分位于底部包装和顶部包装的一侧。
-
公开(公告)号：KR100706574B1
公开(公告)日：2007-04-13
申请号：KR1020050057072
申请日：2005-06-29
Applicant: 삼성전자주식회사
CPC classification number: H01L2224/32145 , H01L2224/48091 , H01L2924/15311 , H01L2924/15331 , H01L2924/00014
Abstract: 무연(lead free) 솔더볼이 부착되는 반도체 패키지 및 그 제조방법에 관해 개시한다. 이를 위해 본 발명은, 무연(lead free) 솔더볼이 부착된 솔더 조인트 영역에 0.3 wt% 이하의 구리(Cu)를 포함하는 반도체 패키지를 제공한다. 상기 반도체 패키지의 중간 솔더볼 조인트부의 솔더볼은 약 3.0~4.0 wt%의 은(Ag), 약 0.1~0.3 wt%의 구리(Cu) 및 나머지 wt%의 주석(Sn)을 포함한다. 이에 따라, 반도체 패키지의 충격특성을 현저하게 개선시킬 수 있다.
충격특성, 적층형 반도체 패키지, 솔더볼 조성, 솔더 조인트 신뢰성-
公开(公告)号：KR100673378B1
公开(公告)日：2007-01-23
申请号：KR1019990058575
申请日：1999-12-17
Applicant: 삼성전자주식회사
IPC: H01L23/28
CPC classification number: H01L24/97 , H01L24/94 , H01L2224/16145 , H01L2224/16225 , H01L2224/1703 , H01L2224/94 , H01L2224/97 , H01L2924/15311 , H01L2224/81
Abstract: 본 발명은 복수의 반도체 칩을 내재하도록 구성되며 반도체 칩 수준의 크기를 갖는 칩 스케일 적층 칩 패키지와 그 제조 방법에 관한 것으로서, 제 1칩의 집적회로 형성면의 상부에 제 1절연막, 금속배선, 제 2절연막, 및 금속배선이 복수의 영역에서 개구되도록 형성된 제 2절연막, 칩 가장자리로부터 소정 거리까지의 개구된 부분에서 금속배선과 접합되어 형성된 범프형 제 1칩 단자를 갖는 제 1칩과; 전극패드와 접합되도록 범프형 제 2칩 단자가 형성되고, 제 1칩 단자 내측 영역의 개구된 금속배선과 제 2칩 단자가 접합되며, 제 1칩 단자의 높이보다 작은 실장 높이를 가지며 제 1칩에 실장되어 있는 제 2칩과; 제 1칩 단자의 접합에 의해 제 1칩이 실장되는 인쇄회로기판; 및 인쇄회로기판에 부착되며 제 1칩 단자와 전기적으로 연결되는 제 3칩 단자를 포함하는 것을 특징으로 한다. 이에 따르면, 대용량이면서 소형의 고성능 패키지를 구현할 수 있다. 이에 따라 고집적 반도체 소자를 설계하는 시간과 비용을 절감할 수 있으며, 조립 원재료를 절감할 수 있어 제조 원가를 절감시킬 수 있다.
웨이퍼 범핑, 적층 칩 패키지, 멀티 칩 패키지, 칩 스케일 패키지, 재배선-
公开(公告)号：KR1020070000922A
公开(公告)日：2007-01-03
申请号：KR1020050056593
申请日：2005-06-28
Applicant: 삼성전자주식회사
Inventor： 강인구
IPC: H01L21/66 , H01L21/027
CPC classification number: H01L21/67288 , G03F7/162 , G03F7/2022 , H01L21/6704 , H01L21/6715
Abstract: A semiconductor device manufacturing apparatus is provided to check the width of a rinsed wafer edge region in real time by using a monitoring unit composed of a photographing part and an image display part. The semiconductor device manufacturing apparatus includes a wafer spin chuck(13) for loading stably a wafer, a photoresist spraying unit arranged at an upper portion of the wafer spin chuck, a rinse unit for rinsing a photoresist layer of the wafer at one side of the wafer spin chuck, and a monitoring unit for monitoring a wafer edge region. The monitoring unit is composed of a photographing part(50) for photographing the wafer edge region and an image display part(55) for displaying the photographed wafer edge region.
Abstract translation: 提供半导体器件制造装置，通过使用由拍摄部分和图像显示部分组成的监视单元来实时检查漂洗的晶片边缘区域的宽度。 半导体器件制造装置包括用于稳定地加载晶片的晶片旋转卡盘（13），布置在晶片旋转卡盘的上部的光致抗蚀剂喷涂单元，用于在晶片的一侧漂洗晶片的光致抗蚀剂层的漂洗单元 晶片旋转卡盘，以及用于监视晶片边缘区域的监视单元。 监视单元由用于拍摄晶片边缘区域的拍摄部分（50）和用于显示拍摄的晶片边缘区域的图像显示部分（55）组成。
-
公开(公告)号：KR100594229B1
公开(公告)日：2006-07-03
申请号：KR1020030065226
申请日：2003-09-19
Applicant: 삼성전자주식회사
IPC: H01L23/12
CPC classification number: H01L24/48 , H01L24/49 , H01L25/0657 , H01L29/0657 , H01L2224/05647 , H01L2224/48091 , H01L2224/48465 , H01L2224/48471 , H01L2224/48479 , H01L2224/49113 , H01L2225/0651 , H01L2225/06555 , H01L2225/06565 , H01L2924/00014 , H01L2924/01029 , H01L2924/01033 , H01L2924/01082 , H01L2924/07802 , H01L2924/10155 , H01L2924/10158 , H01L2924/12042 , H01L2924/14 , H01L2224/45099 , H01L2924/00 , H01L2224/4554
Abstract: 반도체 패키지의 두께를 감소시킬 수 있는 단일 칩 반도체 패키지 및 그 제조방법과 칩 적층형 반도체 패키지 및 그 제조방법에 대하여 개시한다. 본 발명의 일 실시예에 따른 단일 칩 반도체 패키지의 제조방법은 먼저 반도체 칩을 준비하는데, 이 반도체 칩은 그 밑면에 활성면을 구비한 기저부 및 돌출부로 구성되며, 활성면은 내부 본딩 패드 및 내부 본딩 패드로부터 기저부의 양 측면으로 연장되어 뻗어 있는 도전 패턴을 포함하고, 그리고 도전 패턴과 연결되며 그 상면이 노출되어 있는 외부 본딩 패드가 돌출부가 없는 기저부의 양 측단에 형성되어 있다. 그리고, 상면 가장자리에 접속 패드가 형성되어 있는 기판 상에 절연성 접착제로 활성면이 기판을 향하도록 반도체 칩을 부착한 다음, 외부 본딩 패드 및 접속 패드를 와이어로 연결한다. 그리고, 칩 적층형 반도체 패키지의 제조방법에서는 패키지된 반도체 칩의 상부에 동일한 방법으로 다른 반도체 칩을 접착시키고 와이어를 본딩한다.
반도체, 패키지, 와이어, 스택
-
-
-
-
-
-
-
-
-
Search Results
71
records
(took 0.03 seconds)
