-
51.发明授权웨이퍼 사이에 형성된 디커플링 커패시터, 그 디커플링커패시터를 포함하는 웨이퍼 스택 패키지, 및 그 패키지제조 방법 有权在晶片之间形成的去耦合电容器，包括相同电容器的晶片堆叠封装以及制造相同封装的方法
公开(公告)号：KR100881182B1
公开(公告)日：2009-02-05
申请号：KR1020060115428
申请日：2006-11-21
Applicant: 삼성전자주식회사
IPC: H01L23/12
CPC classification number: H01G4/06 , H01G4/1227 , H01G4/308 , H01L23/50 , H01L25/0657 , H01L2225/06513 , H01L2225/06527 , H01L2225/06541 , H01L2924/0002 , H01L2924/15311 , H01L2924/00
Abstract: 본 발명은 파워 및 그라운드에 대한 안정화 효과를 극대화할 수 있는 디커플링 커패시터, 그 디커플링 커패시터를 포함하는 웨이퍼 스택 패키지 및 그 패키지 제조방법을 제공한다. 그 디커플링 커패시터는 제1 웨이퍼의 상면으로 형성된 제1 전극; 제2 웨이퍼의 하면으로 형성된 제2 전극; 및 제1 및 제2 웨이퍼를 결합시키며 고유전율을 가진 고유전 접착물질;을 포함하고, 제1 전극 및 제2 전극을 커패시터의 두 전극으로 하고 고유전 접착물질을 유전체로 하여 웨이퍼 사이에 형성된다. 또한, 그 웨이퍼 스택 패키지는 인쇄회로기판(printed circuit board: PCB); PCB 상에 적층되며, 각각 제1 면에 제1 전극이 형성되어 있고 제2 면에 제2 전극이 형성된 적어도 2개의 웨이퍼; 및 웨이퍼들을 각각 결합시키며 고유전율을 가진 고유전 접착물질;을 포함하며, 제1 전극 및 제2 전극이 커패시터의 두 전극이 되고 고유전 접착물질이 커패시터의 유전체가 되어 웨이퍼 사이로 디커플링 커패시터가 형성된다.
-
-
Patent Agency Ranking
-
公开(公告)号：KR100609011B1
公开(公告)日：2006-08-03
申请号：KR1020030088055
申请日：2003-12-05
Applicant: 삼성전자주식회사
IPC: H01L23/48
CPC classification number: H01L23/5228 , H01L23/367 , H01L23/5222 , H01L23/5227 , H01L23/525 , H01L2924/0002 , H01L2924/00
Abstract: 웨이퍼 레벨 모듈 및 그의 제조방법이 제공된다. 웨이퍼 레벨 모듈은 웨이퍼 상에 형성된 전자 소자 칩들 상에 직접 형성되어 전자 소자 칩들을 상호 일체로 접속하기 위한 재배선 및 전자 소자 칩들 상에 직접 형성되어 재배선과 전기적으로 연결되는 외부 접속 단자를 포함한다.
웨이퍼 레벨 모듈, 재배선, 수동소자-
公开(公告)号：KR1020060058953A
公开(公告)日：2006-06-01
申请号：KR1020040098008
申请日：2004-11-26
Applicant: 삼성전자주식회사
CPC classification number: H01L23/49833 , H01L23/3128 , H01L24/48 , H01L25/03 , H01L25/0657 , H01L2224/06135 , H01L2224/06136 , H01L2224/32145 , H01L2224/32225 , H01L2224/48227 , H01L2224/4824 , H01L2224/73215 , H01L2225/0651 , H01L2225/0652 , H01L2225/06541 , H01L2225/06572 , H01L2225/06586 , H01L2225/06596 , H01L2924/00014 , H01L2924/01079 , H01L2924/15311 , H01L2924/19107 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 본 발명은 완성된 멀티칩 패키지의 한 구성요소가 되는 패키지된 반도체 다이에 관한 것으로서, 절연성기재 및 그 절연성기재상에 형성된 배선패턴을 갖는 다이용(die 用) 기판과, 소정의 테스트들을 통과하여 노운 굳 패키지(known good package)로 판정되고 그 다이용 기판상에 실장되며 그 배선패턴과 전기적으로 연결되는 반도체칩을 갖는 반도체 패키지와, 그 반도체 패키지를 봉지하는 봉지재를 포함하는 것을 특징으로 한다. 또한 본 발명은 패키지된 반도체 다이의 제조방법으로서, 절연성기재와 그 절연성기재상에 형성된 배선패턴를 갖는 다이용(die 用) 기판이 준비되는 단계와, 소정의 테스트들을 통과하여 노운 굳 패키지(known good package)로 판정된 반도체 패키지가 그 다이용 기판에 실장되어 그 반도체 패키지와 그 배선패턴이 전기적으로 연결되는 단계와, 그 반도체 패키지가 봉지재로 봉지되는 단계를 포함하는 것을 특징으로 한다.
이에 따라 본 발명에 따른 패키지된 반도체 다이에는 양불 테스트를 거친 검증된 반도체 패키지가 적용되기 때문에 양품여부가 불분명한 베어칩(bare chip)을 그대로 적용한 종래의 경우보다 제조시 수율이 향상되고, 본 발명에 따른 패키지된 반도체 다이 자체가 노운 굳 패키지가 되므로 멀티칩 패키지에 대한 대응성 및 설계 유연성(design flexibility)이 종래보다 향상된다.-
公开(公告)号：KR1020050059617A
公开(公告)日：2005-06-21
申请号：KR1020030091318
申请日：2003-12-15
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: 본 발명은 금속배선을 형성하는 공정이 단순화되도록 시드메탈층의 에칭 공정이 생략된 반도체 소자의 금속배선 형성방법에 관한 것으로서, 반도체 소자 상에 네가티브 경사(negative slope)를 가지는 포토레지스트 패턴을 형성하는 단계와, 그 포토레지스트 패턴 및 그 반도체 소자 상에 시드메탈층(seed metal layer)을 형성하는 단계와, 그 시드메탈층이 형성된 포토레지스트 패턴을 리프트-오프(lift-off)시켜 그 포토레지스트 패턴을 그 반도체 소자로부터 분리하는 단계와, 그 반도체 소자 상에 잔존하는 잔존 시드메탈층 상에 금속층을 형성하는 단계를 포함하는 것을 특징으로 한다.
이에 따라, 에칭에 의한 화학적 손상이 방지되고, 언더컷(U)이 발생되지 않아 미세선폭의 메탈라인 작업이 가능하며, 시드메탈층 상에 적층되는 금속층이 그 시드메탈층의 상면뿐 아니라 모든 측면도 덮으므로 각 층간의 접합특성이 향상됨과 동시에 배리어(barrier) 특성이 향상되는 이점이 있다.-
公开(公告)号：KR1020050055122A
公开(公告)日：2005-06-13
申请号：KR1020030088055
申请日：2003-12-05
Applicant: 삼성전자주식회사
IPC: H01L23/48
CPC classification number: H01L23/5228 , H01L23/367 , H01L23/5222 , H01L23/5227 , H01L23/525 , H01L2924/0002 , H01L2924/00
Abstract: 웨이퍼 레벨 모듈 및 그의 제조방법이 제공된다. 웨이퍼 레벨 모듈은 웨이퍼 상에 형성된 전자 소자 칩들 상에 직접 형성되어 전자 소자 칩들을 상호 일체로 접속하기 위한 재배선 및 전자 소자 칩들 상에 직접 형성되어 재배선과 전기적으로 연결되는 외부 접속 단자를 포함한다.
-
-
-
-
-
-
Search Results
57
records
(took 0.023 seconds)
