公开(公告)号：KR100816470B1

公开(公告)日：2008-03-26

申请号：KR1020060086207

申请日：2006-09-07

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  이재훈

IPC: G09G3/30 ,  G09G3/36 ,  G09G3/32 ,  G09G3/20

Abstract: 본 발명은 화소 내의 스위칭 트랜지스터의 누설전류로 인한 화질열화를 최소화하기 위한 표시장치의 화소구조 및 그 구동방법에 관한 것이다.
본 발명에 따른 표시장치의 화소구조는 n 번째 스캔신호에 의해 제어되며, 데이터 라인과 스캔 라인에 의해 정의되는 단위 화소를 선택하는 스위칭 트랜지스터를 구비하는 화소구조에 있어서, 소스-드레인 전류통로가 노드A에서 상기 스위칭 트랜지스터의 소스-드레인 전류통로에 접속되며, n-1 번째 스캔신호에 의해 제어되어 상기 스위칭 트랜지스터의 누설전류를 보상하기 위한 제어데이터신호를 상기 노드 A에 전달하는 누설전류 보상용 트랜지스터를 더 포함함을 특징으로 한다.
유기발광소자, 화소, 표시장치, 누설전류, 문턱전압

公开(公告)号：KR1020080008800A

公开(公告)日：2008-01-24

申请号：KR1020060068535

申请日：2006-07-21

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  이원규

IPC: G09G3/20 ,  G11C19/00 ,  H03K19/00 ,  G09G3/36

CPC classification number: G09G3/3677 ,  G09G2310/0286 ,  G11C19/184 ,  H03K19/01742

Abstract: A shift register for a gate driver of a flat display device is provided to reduce manufacturing costs of an integrated circuit when a drive circuit is applied to a panel integrated circuit. A first transistor(T1) receives an input signal or a gate signal of a front stage, and a second transistor(T2) receives a gate signal of a next stage to discharge an output of a shift register. A third pull-down transistor(T3) outputs a low value of the input signal, and a fourth pull-up transistor(T4) outputs a high value of the input signal. Capacitors(C1,C2) perform boot-strap of the low value of the input signal to a low value of an output signal of the shift register. An output is connected to a node of a drain of the third transistor, a source of the fourth transistor and one end of the first capacitor.

Abstract translation: 提供了用于平板显示装置的栅极驱动器的移位寄存器，用于当将驱动电路应用于面板集成电路时降低集成电路的制造成本。 第一晶体管（T1）接收前级的输入信号或门信号，第二晶体管（T2）接收下一级的门信号，以对移位寄存器的输出进行放电。 第三下拉晶体管（T3）输出低值的输入信号，第四上拉晶体管（T4）输出高输入信号。 电容器（C1，C2）将输入信号的低值引导为移位寄存器的输出信号的低值。 输出连接到第三晶体管的漏极的节点，第四晶体管的源极和第一电容器的一端。

公开(公告)号：KR100793278B1

公开(公告)日：2008-01-10

申请号：KR1020050015986

申请日：2005-02-25

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  이재훈

IPC: H01L29/786

Abstract: 본 발명은 저온 다결정 실리콘 박막 트랜지스터의 특성을 향상시키기 위한 도핑 방법 및 이를 이용한 다결정 실리콘 박막 트랜지스터 제조방법에 관한 것으로, 기판 상에 적층 형성된 다결정 실리콘 박막, 게이트 절연막 및 게이트 전극 상에 상기 박막트랜지스터의 소스/드레인 도핑을 위한 도펀트를 주입할 시에, 소스 드레인/부분과 GOLDD(Gate Overlapped Lightly Doped Drain) 영역이 동시에 형성되도록 도펀트를 미리 설정된 각도로 사선 방향으로 주입한다.
박막트랜지스터, 도펀트, GOLDD, 다결정

公开(公告)号：KR100779663B1

公开(公告)日：2007-11-26

申请号：KR1020060068537

申请日：2006-07-21

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  남우진 ,  신희선

IPC: H03K19/0175 ,  G09G3/20 ,  G09G3/36 ,  G09G3/30

CPC classification number: G09G3/3611 ,  G09G3/3688 ,  H03F3/005 ,  H03F3/45475 ,  H03K19/0013

Abstract: An analog buffer using offset compensation is provided to prevent a leakage current and an error due to mismatching between signal lines. A first transistor(P1) has a gate applied with a first input voltage and a drain applied with a first supply voltage. A second transistor(P2) has a gate applied with a second input voltage, a drain connected to a source of the first transistor, and a source applied with a second supply voltage. First and second switching elements have gates applied with first and second clock signals. A first capacitor(C1) is charged with the same voltage as that across the gate and the drain of the first transistor. A second capacitor(C2) is charged with the same voltage as that across the drain of the first transistor and the gate of the second transistor. A third switching element has a gate applied with the first clock signal, and the fourth switching element has a gate applied with the second clock signal.

Abstract translation: 提供使用偏移补偿的模拟缓冲器，以防止漏电流和由于信号线之间的失配引起的误差。 第一晶体管（P1）具有施加有第一输入电压的栅极和施加有第一电源电压的漏极。 第二晶体管（P2）具有施加有第二输入电压的栅极，连接到第一晶体管的源极的漏极和施加有第二电源电压的源极。 第一和第二开关元件具有施加第一和第二时钟信号的栅极。 第一电容器（C1）的电压与第一晶体管的栅极和漏极的电压相同。 对第二电容器（C2）充电与第一晶体管的漏极和第二晶体管的栅极的电压相同的电压。 第三开关元件具有施加有第一时钟信号的栅极，并且第四开关元件具有施加第二时钟信号的栅极。

公开(公告)号：KR1020070012979A

公开(公告)日：2007-01-30

申请号：KR1020050067265

申请日：2005-07-25

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  남우진 ,  이재훈

IPC: G09G3/30

CPC classification number: G09G3/3266

Abstract: A pixel circuit of an organic light emitting display device is provided to reduce the current variation of an OLED(Organic Light Emitting Diode) by compensating non-uniformity of electrical characteristics of TFTs(Thin Film Transistors). A pixel circuit of an organic light emitting display device includes an OLED(OLED), three transistors and two capacitors. A first transistor(P1) receives a gate select signal on a gate terminal and receives a data signal. A gate terminal of a second transistor(P2) is connected to the gate terminal of the first transistor. The second transistor drives a current, which flows through the OLED. A third transistor(P3) receives a data signal on a gate terminal and receives a control signal. A first capacitor(C1) couples a gate terminal of the third transistor with the gate terminal of the second transistor. A second capacitor(C2) is series-connected to the first capacitor and forms a scaling factor, which is determined according to the capacitance ratio between the two capacitors.

Abstract translation: 提供有机发光显示装置的像素电路，通过补偿TFT（薄膜晶体管）的电气特性的不均匀性来减少OLED（有机发光二极管）的电流变化。 有机发光显示装置的像素电路包括OLED（OLED），三个晶体管和两个电容器。 第一晶体管（P1）在栅极端子上接收栅极选择信号并接收数据信号。 第二晶体管（P2）的栅极端子连接到第一晶体管的栅极端子。 第二晶体管驱动流过OLED的电流。 第三晶体管（P3）在栅极端子上接收数据信号并接收控制信号。 第一电容器（C1）将第三晶体管的栅极端子与第二晶体管的栅极端子耦合。 第二电容器（C2）串联连接到第一电容器，并形成一个按照两个电容器之间的电容比确定的缩放因子。

公开(公告)号：KR1020060113334A

公开(公告)日：2006-11-02

申请号：KR1020050092966

申请日：2005-10-04

Applicant: 재단법인서울대학교산학협력재단 ,  삼성디스플레이 주식회사

Inventor： 한민구 ,  이재훈

IPC: G09G3/30

CPC classification number: G09G3/3258 ,  G09G2300/0819 ,  G09G2300/0842 ,  G09G2320/0233

Abstract: A pixel structure for a voltage writing type active matrix OLED(Organic Light Emitting Diode) is provided to decrease OLED current reduction to the minimum by effectively storing threshold voltage of an amorphous silicon TFT(Thin Film Transistor). A pixel structure for a voltage writing type active matrix OLED(Organic Light Emitting Diode) includes a first switching transistor(T1) receiving an external scan signal(SCAN) through a gate and receiving data voltage through a source/drain current passage; the OLED having an anode to which first power voltage is applied; a fifth switching transistor(T5) receiving an external control signal(EMS) through a gate and receiving the current of the OLED through the source/drain current passage by connecting the cathode of the OLED to a drain of the fifth switching transistor; a second switching transistor(T2) having a source/drain current passage connected with the source/drain current passage of the first switching transistor at a second node(B) and a gate to which the external control signal is applied; a third driving transistor(T3) having a source/drain current passage connected with the source/drain current passage of the fifth switching transistor, a gate connected with a first node(A), and a source connected with the second node; a fourth switching transistor(T4) receiving the external scan signal through a gate and having a source/drain current passage connecting the gate and the drain of the third driving transistor through the first node; and a capacitor(C) connected to the first node and a second power source in series.

Abstract translation: 提供电压写入型有源矩阵OLED（有机发光二极管）的像素结构，通过有效地存储非晶硅TFT（薄膜晶体管）的阈值电压，将OLED电流降低到最小。 电压写入型有源矩阵OLED（有机发光二极管）的像素结构包括通过栅极接收外部扫描信号（SCAN）的第一开关晶体管（T1），并通过源极/漏极电流通路接收数据电压; 该OLED具有施加第一电源电压的阳极; 第五开关晶体管（T5），其通过栅极接收外部控制信号（EMS），并通过将OLED的阴极连接到第五开关晶体管的漏极，通过源极/漏极电流通道接收OLED的电流; 第二开关晶体管（T2），具有在第二节点（B）处与第一开关晶体管的源极/漏极电流通路连接的源极/漏极电流通路和施加外部控制信号的栅极; 具有与第五开关晶体管的源极/漏极电流通路连接的源极/漏极电流通路的第三驱动晶体管（T3），与第一节点（A）连接的栅极和与第二节点连接的源极; 第四开关晶体管（T4），其通过栅极接收外部扫描信号，并具有通过第一节点连接第三驱动晶体管的栅极和漏极的源极/漏极电流通路; 和连接到第一节点的电容器（C）和串联的第二电源。

公开(公告)号：KR1020060089818A

公开(公告)日：2006-08-09

申请号：KR1020050010587

申请日：2005-02-04

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  남우진

IPC: G09G3/30

CPC classification number: G09G3/3233 ,  G09G2300/0426 ,  G09G2300/0465

Abstract: 본 발명은 유기발광표시장치에 관한 것으로, 특히 전원공급용 배선이 차지하는 면적에 기인한 개구율 감소로 인한 유기발광소자의 열화를 방지하는 유기발광소자의 화소구조에 관한 것이다. 본 발명에 따른 유기발광소자의 화소구조는 제1 방향으로 형성되며, 데이터전압을 전달하는 데이터 라인과; 상기 제1 방향과 교차되는 제2 방향으로 형성되며, 스캔 신호를 전달하는 다수의 스캔 라인과; 상기 데이터 라인과 다수의 스캔 라인에 의해 정의되는 각 화소를 선택하도록 형성된 각각의 스위칭 트랜지스터와; 상기 데이터 라인으로 인가되는 전압에 따라 해당 전하를 저장하도록 형성된 각각의 커패시터와; 상기 스캔 라인을 통해 전원전압을 공급받도록 상기 스캔 라인과 접속된 각각의 구동 트랜지스터와; 상기 구동 트랜지스터에 흐르는 전류에 의해 발광하는 각각의 유기발광소자(Organic-Light Emitting Diode)를 포함함을 특징으로 한다.
액티브 매트릭스 OLED, 화소, 개구율, 전류밀도

公开(公告)号：KR100575544B1

公开(公告)日：2006-05-03

申请号：KR1020030074585

申请日：2003-10-24

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  이민철

IPC: H01L29/786

Abstract: 본 발명은 박막 트랜지스터에 관한 것으로, 특히 다결정 실리콘 박막 트랜지스터의 킹크전류(kink current)를 억제하기 위해 두 개의 게이트 전극을 비대칭적으로 형성하여 드레인 접합에 형성된 홀(hole)이 소스 전극까지 도달하는 것을 억제하여 포화 영역에서 킹크 전류가 억제되는 비대칭 듀얼 게이트를 갖는 박막 트랜지스터 및 그 제조방법에 관한 것이다.
다결정 실리콘, 비대칭 듀얼 게이트, 킹크 전류

公开(公告)号：KR100505371B1

公开(公告)日：2005-08-04

申请号：KR1020020084147

申请日：2002-12-26

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  정상훈 ,  남우진

IPC: H03K19/0185

Abstract: 본 발명은 저전력 인버터 및 레벨 쉬프터에 관한 것으로, 특히 능동구동 디스플레이의 구동회로 집적을 위해 P-타입 트랜지스터 또는 N-타입 트랜지스터만으로 구현한 저전력 인버터 및 이를 이용한 레벨 쉬프터에 관한 것이다.
본 발명의 저전력 인버터 및 이를 이용한 레벨 쉬프터는 동일한 도전형의 트랜지스터들로 구성되며, 각 트랜지스터의 채널 길이와 폭을 조절하여 클럭 피드-스루 효과가 서로 다르게 나타나도록 함으로써 트랜지스터의 게이트와 소스 사이의 전압 차를 조절하여 클럭신호에 대해 반전된 신호를 출력하는 것을 특징으로 한다. 또한 이러한 반전 신호 출력 특성을 이용하여 저전력 레벨 쉬프터를 구성할 수 있다.

公开(公告)号：KR100463029B1

公开(公告)日：2004-12-23

申请号：KR1020020016135

申请日：2002-03-25

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  이유상 ,  김수성 ,  오재근 ,  이승철 ,  최연익

IPC: H01L29/74

Abstract: PURPOSE: A horizontal type thyristor is provided to be capable of improving forward current saturation characteristics and obtaining fast switching characteristics for reducing power consumption at turn-off state. CONSTITUTION: A horizontal type thyristor is provided with a substrate(430), an anode and a cathode formed at the upper portion of the substrate, the first N+ type region(402) formed at the lower portion of the anode, a P+ type region(404a) formed at the lower portion of an FOC(Floating Ohmic Contact), and the second N+ type region(404b) formed at the lower portion of the anode for being electrically connected with the P+ region formed at the lower portion of the FOC. At this time, electrons are flowed from the second N+ type region by flowing holes having the same quantity of the electrons into the P+ type region, according to the principle of charge neutrality.

Abstract translation: 目的：提供一种水平型晶闸管，能够改善正向电流饱和特性并获得快速开关特性，以降低关断状态下的功耗。 本发明公开了一种水平型晶闸管，其包括衬底（430），形成在衬底上部的阳极和阴极，形成在阳极下部的第一N +型区域（402），形成在衬底上的P +型区域 在FOC（浮动欧姆接触）的下部形成的第一N +型区域（404a）和形成在阳极下部的第二N +型区域（404b），用于与在FOC的下部形成的P +区域电连接 。 此时，根据电荷中性原理，通过使具有相同量的电子的空穴流入P +型区域，电子从第二N +型区域流动。