-
51.发明授权
公开(公告)号：KR101412576B1
公开(公告)日：2014-06-27
申请号：KR1020120069118
申请日：2012-06-27
Applicant: 한국과학기술원
Abstract: 본 발명의 일 실시예에 따른 호스트 머신 상에 구현되는 가상 머신에서 운용되는 가상 보드 플랫폼(virtual board platform)은 실제 시스템-온-칩(SOC)에서 사용되는 제1 명령어 세트를 디코딩하여 상기 호스트 머신 상에서 실행 가능한 제2 명령어 세트로 디코딩하는 가상 프로세서(virtual processor); 및 상기 제2 명령어 세트에 기초하여 상기 가상 프로세서가 제어하는 복수의 가상 디바이스들을 포함하고, 상기 복수의 가상 디바이스들 각각은 상기 실제 시스템-온-칩에 포함되는 복수의 물리적 디바이스들 각각과 매핑된다.
-
公开(公告)号：KR101395025B1
公开(公告)日：2014-05-15
申请号：KR1020120069100
申请日：2012-06-27
Applicant: 한국과학기술원
Abstract: 멀티 코어 반도체 장치에 구비되는 복수의 코어들과 각각 연결되고 데이터가 저장된 복수의 캐시 라인들을 각각 포함하는 복수의 캐시 메모리의 일관성 관리 방법은 상기 복수의 코어들 중 하나로부터 요청 신호를 수신하는 단계; 상기 요청 신호의 어드레스로부터 부분 태그를 추출하는 단계; 상기 추출된 부분 태그를 상기 캐시 메모리들 각각의 태그 정보 및 라인 상태 정보의 복사본을 저장하는 복수의 태그 메모리들의 상기 태그 정보의 일부인 부분 태그 세트들과 비교하는 단계; 및 상기 비교 결과에 기초하여 상기 복수의 태그 메모리들을 선택적으로 액세스하고 상기 요청 신호에 대응하는 요청된 데이터가 저장되어 있는 제1 캐시 라인이 존재하는지 여부에 기초하여, 상기 요청 신호를 제공한 코어와 연결된 캐시 메모리 내의 제2 캐시 라인에 상기 요청된 데이터를 제공하는 단계를 포함한다.
Abstract translation: 多核心，每一个与多个提供一种半导体器件上的内核和管理多个高速缓冲存储器的每个包括多个高速缓存行的数据被存储时，包括一致的方法连接：从多个上述芯中的一个接收的请求信号的装置; 从请求信号的地址提取部分标签; 标签的所提取的部分，并且每个标签信息并且在多个存储的线路状态信息的副本的标签存储器中的标签信息中设置的标签的一部分的高速缓冲存储器进行比较; 并且在比较的基础上选择地访问上述多个标签存储器的，并基于所请求的数据是否被存储在对应于该请求信号时，所述芯中的第一高速缓存线，并且提供该请求信号 并将所请求的数据提供给关联的高速缓冲存储器中的第二高速缓存行。
-
53.发明公开메모리 관리 유닛 제어 장치, 이를 포함하는 멀티 코어 프로세서, 컴퓨터 시스템 및 메모리 관리 유닛 제어 방법 有权用于控制存储器管理单元的装置，包括其的多核处理器和计算机系统以及控制存储器管理单元的方法
公开(公告)号：KR1020110086349A
公开(公告)日：2011-07-28
申请号：KR1020100006031
申请日：2010-01-22
Applicant: 한국과학기술원
Abstract: PURPOSE: A memory management unit controller, a multi core processor including the same, a computer system, and a memory management unit control method are provided to share a conversion reference buffer between a plurality of memory management units to convert a virtual page number into a physical page number. CONSTITUTION: An arbitration unit(100) receives a plurality of virtual page numbers from a plurality of memory management units and provides a control signal for indicating a virtual page number selected out of the virtual page number and a memory management unit which transmits the selected virtual page number. A management unit(200) searches a plurality of reference tables(300-1~300-n) on the basis of the control signal and provides a physical page number corresponding to the selected virtual page number to the arbitration unit.
Abstract translation: 目的：提供一种存储器管理单元控制器，包括其的多核心处理器，计算机系统和存储器管理单元控制方法，以在多个存储器管理单元之间共享转换参考缓冲器，以将虚拟页码转换为 物理页码。 构成：仲裁单元（100）从多个存储器管理单元接收多个虚拟页号，并提供用于指示从虚拟页号选择的虚拟页号的控制信号和发送所选择的虚拟页的存储器管理单元 页码。 管理单元（200）基于控制信号搜索多个参考表（300-1〜300-n），并向仲裁单元提供与所选虚拟页号对应的物理页号。
-
公开(公告)号：KR101022419B1
公开(公告)日：2011-03-15
申请号：KR1020090009054
申请日：2009-02-04
Applicant: 한국과학기술원
Abstract: 복잡도와 전력 소비의 감소를 위하여 수신 신호 처리부, 절대값 비교부 및 복조부를 포함하는 BPSK 복조 장치가 개시된다. 수신 신호 처리부는 입력 신호를 수신하여 제1 저역 신호 및 제2 저역 신호로 제공한다. 절대값 비교부는 제1 및 제2 저역 신호의 절대값의 크기에 기초한 논리 레벨을 가지는 비교 신호를 제공한다. 복조부는 제1 및 제2 저역 신호를 각각 디지털 변환하고 비교 신호의 논리 레벨에 따라 디지털 변환된 제1 변환 신호 및 제2 변환 신호 중 어느 하나를 제1 복조 신호로 출력한다.
-
公开(公告)号：KR1020100089697A
公开(公告)日：2010-08-12
申请号：KR1020090009054
申请日：2009-02-04
Applicant: 한국과학기술원
CPC classification number: H04L27/22 , H03D3/02 , H03D2200/0031 , H03D2200/007
Abstract: PURPOSE: A binary-phase shift-keying(BPSK) demodulating apparatus, a method of the same, a receiving apparatus including the same, and a method for the receiving apparatus are provided to reduce the complexity and the power consumption of the BPSK demodulating apparatus. CONSTITUTION: A received signal processing unit(210) receives an inputted signal and provides a first low-band signal and a second low-band signal. An absolute value comparing unit(230) provides a comparison signal. The comparison signal has a logical level. The logical level is based on the size of the absolute value of the first low-band signal and the second low-band signal. A demodulating unit(250) digital-converts the first low-band signal and the second low-band signal. The demodulating unit outputs either of a first converting signal and a second converting signal into a first demodulating signal.
Abstract translation: 目的：提供二相移相键控（BPSK）解调装置，其方法，包括该方法的接收装置及其方法，以降低BPSK解调装置的复杂度和功耗 。 构成：接收信号处理单元（210）接收输入信号并提供第一低频带信号和第二低频带信号。 绝对值比较单元（230）提供比较信号。 比较信号具有逻辑电平。 逻辑电平基于第一低频带信号和第二低频信号的绝对值的大小。 解调单元（250）对第一低频带信号和第二低频信号进行数字转换。 解调单元将第一转换信号和第二转换信号中的任一个输出为第一解调信号。
-
Patent Agency Ranking
公开(公告)号：KR1020090131496A
公开(公告)日：2009-12-29
申请号：KR1020080057404
申请日：2008-06-18
Applicant: 한국과학기술원
Abstract: PURPOSE: A delay access supporting device, a delay access supporting method and a sound synthesizing device for supporting delay access are provided to insert one command only, which designates delay time, into an access request which demands simple delay, so that a master device can access a slave device after delay as much as standby time designated in a timer. CONSTITUTION: A master device(110) transmits an access request signal. The master device activates the access request signal. The master device receives a preparation signal for controlling an access operation corresponding to a first access request operation. A slave device(120) includes a timer(130). The timer designates standby time which is more than a reference value. When the value of the standby time is the reference value after the access request signal is activated, the slave device activates the preparation signal.
Abstract translation: 目的：提供一种用于支持延迟访问的延迟访问支持装置，延迟访问支持方法和声音合成装置，用于将一个指定延迟时间的命令插入到需要简单延迟的访问请求中，使得主设备可以 在定时器指定的待机时间延迟之后访问从设备。 构成：主设备（110）发送接入请求信号。 主设备激活访问请求信号。 主设备接收用于控制对应于第一接入请求操作的接入操作的准备信号。 从设备（120）包括定时器（130）。 定时器指定大于参考值的待机时间。 当待机时间的值是访问请求信号激活后的参考值时，从设备激活准备信号。
-
公开(公告)号：KR100895670B1
公开(公告)日：2009-05-08
申请号：KR1020070004326
申请日：2007-01-15
Abstract: 슬라이딩 윈도우 방식을 이용한 터보 디코딩 방법은 (a) 입력받은 프레임 내에 포함된 복수의 비트들과 제1 외부 정보(Extrinsic information)를 기초로 생성된 브랜치 메트릭(Branch Metric)을 포워드 방향(forward direction)으로 계산하여 포워드 메트릭(forward metric)을 생성하는 단계, (b) 상기 브랜치 메트릭을 백워드 방향(backward direction)으로 계산하여 백워드 메트릭(backward metric)을 생성하는 단계, (c) 상기 백워드 메트릭을 인코딩하여 상기 인코딩된 백워드 메트릭을 상기 메모리에 저장하는 단계 및 (d) 상기 브랜치 메트릭, 상기 포워드 메트릭, 이전에 저장된 백워드 메트릭을 기초로 LLR(Log-likelihood Ratio) 및 제2 외부 정보를 계산하는 단계를 포함한다. 따라서 터보 디코딩 방법은 슬라이딩 윈도우 방식에서 메모리 크기를 줄일 수 있다.
터보 디코딩 방법, 터보 디코더, 슬라이딩 윈도우-
公开(公告)号：KR100873010B1
公开(公告)日：2008-12-09
申请号：KR1020070047921
申请日：2007-05-17
Applicant: 한국과학기술원
Abstract: 슬레이브에서 예외 상황이 발생하더라도 트랜잭션을 수행할 수 있는 논블록킹 마스터(non-blocking master), 버스 중재장치, 버스 시스템, 및 버스 중재 방법이 개시된다. 논블록킹 마스터는 코어 및 버스 제어부를 포함한다. 코어는 데이터를 기입 또는 독출하는 트랜잭션을 수행하고, 버스 제어부는 버스 중재장치에 버스 점유의 승인을 요청한다. 논블록킹 마스터는 제 1 트랜잭션을 수행하는 도중 슬레이브에서 예외 상황이 발생한 경우 제 1 트랜잭션을 중단하고 제 2 트랜잭션을 수행할 수 있다. 따라서, 논블록킹 마스터, 버스 중재장치, 버스 시스템, 및 버스 중재 방법은 슬레이브에서 예외 상황이 발생하더라도 데이터를 기입 또는 독출하는 트랜잭션을 수행할 수 있다.
논블록킹 마스터(non-blocking master), 버스 시스템-
公开(公告)号：KR1020080069356A
公开(公告)日：2008-07-28
申请号：KR1020070006978
申请日：2007-01-23
CPC classification number: Y02D10/13 , H03M13/276 , H03M13/23 , H03M13/2771 , H03M13/2782 , H03M13/6502
Abstract: An interleaved address generator using a convolutional turbo code, and a method thereof are provided to reduce a chip size and power consumption by implementing a calculation with an adder, a subtracter and a multiplexer without using a divider. An interleaved address generator includes an initial value register(50), an accumulation unit(100), and a first selector(600). The initial value register stores and outputs a first interleaving constant and second to fourth accumulator initial values which are calculated based on first to fourth interleaving constants and the frame length of input data. The first to fourth interleaving constants have a different value based on the frame length of input data. The accumulation unit receives the first interleaving constant and the second to fourth accumulator initial values. The accumulation unit has the first to fourth accumulators of the same shape which output each of the first to fourth interleaved addresses according to the frame length. The first selector selects and outputs one of the first to fourth interleaved addresses according to a lower 2-bit of the input data.
Abstract translation: 使用卷积Turbo码的交织地址生成，及其方法提供了通过实施与一个加法器，减法器和不使用分频器的多路复用的计算减小芯片的尺寸和功耗。 一个交织的地址生成器包括一个初始值寄存器（50），累积单元（100），和第一选择器（600）。 初始值寄存器存储和输出第一交织常数和第二到其基于第一至第四交织常数和输入数据的帧长度来计算第四累加器初始值。 第一至第四交织常数具有基于输入数据的帧长为不同的值。 累加单元接收第一交错常数和第二至第四累加器初始值。 蓄积部具有第一到相同的形状，其根据所述帧长度的每个第一至第四交织地址的输出的第四累加器。 第一选择器选择并输出根据该输入数据的低位2比特的第一至第四交织地址中的一个。
-
公开(公告)号：KR1020080067134A
公开(公告)日：2008-07-18
申请号：KR1020070004326
申请日：2007-01-15
CPC classification number: H03M13/2957 , H03M13/3927 , H03M13/3972 , H03M13/6505 , H04L1/0053
Abstract: A turbo decoding method using a sliding window scheme and a turbo decoder for performing the same are provided to reduce power consumption by reducing a size of data stored in a memory. A turbo decoder for performing a turbo decoding method using a sliding window scheme includes a branch metric unit(310), a forward metric unit(320), a backward metric unit(330), and an LLR(Logic-Likelihood Ratio) unit(340). The branch metric unit generates a branch metric based on a first extrinsic information and a plurality of bits which are included in a received frame. The forward metric unit calculates the generated branch metric to a forward direction and generates a forward metric. The backward metric unit calculates the generated branch metric to a backward direction and generates the forward metric. The backward metric unit encodes the backward metric and stores the encoded backward metric in the memory. The LLR unit calculates the LLR and second extrinsic information based on the branch metric, the forward metric, the pre-stored backward metric.
Abstract translation: 提供了使用滑动窗口方案和用于执行它们的turbo解码器的turbo解码方法，以通过减小存储在存储器中的数据的大小来降低功耗。 用于使用滑动窗口方案来执行turbo解码方法的turbo解码器包括分支度量单元（310），前向度量单元（320），后向度量单元（330）和LLR（逻辑似然比）单元 340）。 分支度量单元基于包含在接收帧中的第一外部信息和多个比特生成分支量度。 前向度量单位计算生成的向前方向的分支度量，并生成正向度量。 后向度量单位计算所生成的分支度量为反向方向并生成正向度量。 反向度量单位编码后向度量，并将编码的反向度量存储在存储器中。 LLR单元基于分支度量，前向度量，预存储的反向度量来计算LLR和第二外在信息。
-
-
-
-
-
-
-
-
-
Search Results
81
records
(took 0.027 seconds)
