이종금속전극 커패시터를 갖는 반도체소자 및 그 제조방법
    61.
    发明公开
    이종금속전극 커패시터를 갖는 반도체소자 및 그 제조방법 失效
    具有二元金属电极电容器的半导体器件及其制造方法

    公开(公告)号:KR1020080032879A

    公开(公告)日:2008-04-16

    申请号:KR1020060098959

    申请日:2006-10-11

    CPC classification number: H01L28/40 H01L27/10855 H01L28/91

    Abstract: A semiconductor device having a binary metal electrode capacitor and a method for fabricating the same are provided to obtain a low leakage current characteristic by forming a partial dielectric layer with an aluminum oxide layer. A first electrode(77) includes a first conductive pattern(73') and an antioxidative pattern(74') in contact with the conductive pattern. A second electrode(83) is overlapped with the first electrode. A capacitor dielectric layer(81) is inserted between the first electrode and the second electrode. The capacitor dielectric layer includes an entire dielectric layer(80) and a partial dielectric layer(79). The entire dielectric layer is inserted between the first electrode and the second electrode. The partial dielectric layer is arranged between the entire dielectric layer and the antioxidative pattern.

    Abstract translation: 提供具有二元金属电极电容器的半导体器件及其制造方法,以通过形成具有氧化铝层的部分电介质层来获得低漏电流特性。 第一电极(77)包括与导电图案接触的第一导电图案(73')和抗氧化图案(74')。 第二电极(83)与第一电极重叠。 电容器电介质层(81)插入在第一电极和第二电极之间。 电容器介电层包括整个电介质层(80)和部分电介质层(79)。 整个电介质层插入在第一电极和第二电极之间。 部分电介质层布置在整个电介质层和抗氧化图案之间。

    박막 구조물 및 이의 박막 구조물 형성 방법과, 커패시터및 이의 커패시터 형성 방법
    62.
    发明授权
    박막 구조물 및 이의 박막 구조물 형성 방법과, 커패시터및 이의 커패시터 형성 방법 有权
    用于形成薄膜结构的薄膜结构和方法,电容器及其用于形成电容器的方法

    公开(公告)号:KR100722772B1

    公开(公告)日:2007-05-30

    申请号:KR1020060039972

    申请日:2006-05-03

    Abstract: 고 유전율을 갖는 산화막을 포함하는 박막 구조물 및 이를 이용한 박막 구조물 형성 방법과 커패시터 및 이를 이용한 커패시터 형성 방법에 있어서, 알루미늄을 포함하는 도전막을 형성하고, 상기 도전막 상에 지르코늄 산화물 또는 티타늄 산화물을 포함하는 산화막을 형성한다. 이어서, 상기 산화막을 재 산화하여 상기 도전막 및 산화막 계면에 알루미늄 산화물을 포함하는 산소 확산 방지막을 생성시킨다. 이로써, 상기 산소 확산 방지막이 생성됨으로서 산화막의 재 산화 공정 시 상기 도전막의 산화를 억제할 수 있다. 또한, 상기 산화막이 지르코늄 산화물 또는 티타늄 산화물을 포함함으로써 상기 재 산화동안 결정화까지 동시에 수행되어 추가적인 열처리를 스킵(skip)할 수 있다.

    Abstract translation: 在于:所述薄膜结构,以及薄膜结构使用相同的形成方法,包括具有电容器的介电常数,并使用相同的导电膜含有铝的电容器形成方法形成氧化膜,并在导电膜含有氧化锆或氧化钛 由此形成氧化膜。 然后,氧化膜被再氧化,以在导电膜和氧化膜界面上形成包含氧化铝的氧扩散阻挡膜。 因此,通过形成氧扩散阻挡膜,可以在氧化膜的再氧化过程中抑制导电膜的氧化。 此外,由于氧化物膜含有氧化锆或氧化钛,因此可以在再氧化期间同时进行结晶,以跳过额外的热处理。

    박막 제조 방법 및 이를 이용한 커패시터의 제조 방법
    63.
    发明授权
    박막 제조 방법 및 이를 이용한 커패시터의 제조 방법 失效
    形成薄膜层的方法和使用其形成电容器的方法

    公开(公告)号:KR100718839B1

    公开(公告)日:2007-05-16

    申请号:KR1020050080590

    申请日:2005-08-31

    Abstract: 지르코늄 산화물을 포함하는 박막 제조 방법 및 이를 이용한 커패시터의 제조 방법에 관한 것으로서, 지르코늄 전구체 물질을 포함하는 제1 반응 물질과 상기 제1 반응 물질을 산화시키기 위한 산화제를 제공하여 기판 상에 지르코늄 산화막을 형성한다. 그리고, 비활성 가스, 산소 가스, 이들의 혼합 가스 등을 제공하면서 400 내지 700℃의 온도에서 열처리를 수행한다. 그 결과, 상기 지르코늄 산화막은 치밀하면서도 결정화된 구조로 형성된다. 이어서, 알루미늄 전구체 물질을 포함하는 제2 반응 물질과 상기 제2 반응 물질을 산화시키기 위한 산화제를 제공하여 상기 지르코늄 산화막 상에 알루미늄 산화막을 형성한다. 그리고, 상기 지르코늄 산화막과 상기 알루미늄 산화막이 순차적으로 적층된 다층 박막을 커패시터의 유전막으로 적용한다.

    박막 제조 방법 및 이를 이용한 게이트 구조물, 커패시터의제조 방법
    65.
    发明授权
    박막 제조 방법 및 이를 이용한 게이트 구조물, 커패시터의제조 방법 失效
    薄膜制造方法,使用其的栅极结构以及电容器的制造方法

    公开(公告)号:KR100578824B1

    公开(公告)日:2006-05-11

    申请号:KR1020050020358

    申请日:2005-03-11

    Abstract: 박막 제조 방법 및 이를 이용한 게이트 구조물, 커패시터의 제조 방법에서, 1개의 알콕시기(alkoxy group)와 3개의 아미노기(amino group)를 포함하는 하프늄 전구체 및 상기 하프늄 전구체를 산화시키기 위한 산화제를 상기 기판 상부로 제공한다. 이어서, 상기 기판의 상부로 제공된 하프늄 전구체와 산화제를 이용하여 상기 기판 상에 하프늄 산화물을 포함하는 고체물질을 형성한다. 그 결과, 상기 기판 상에는 하프늄 산화물을 포함하는 고체 물질로 이루어지는 박막이 형성된다. 그리고, 상기 박막을 게이트 구조물의 게이트 절연막, 커패시터의 유전막 등에 용이하게 적용한다.

    Abstract translation: 在薄膜制造方法和使用其的栅极结构和电容器制造方法中,将含有一个烷氧基和三个氨基的铪前驱体和用于氧化铪前驱体的氧化剂沉积在基板上 提供。 然后使用在衬底顶部提供的铪前体和氧化剂在衬底上形成包含氧化铪的固体材料。 结果,在基板上形成由含有氧化铪的固体材料制成的薄膜。 该薄膜易于应用于栅极结构的栅极绝缘膜,电容器的电介质膜等。

    엠아이엠 캐패시터를 갖는 반도체 소자의 형성 방법
    68.
    发明公开
    엠아이엠 캐패시터를 갖는 반도체 소자의 형성 방법 无效
    形成具有金属绝缘体 - 金属电容器的半导体器件的方法

    公开(公告)号:KR1020060003261A

    公开(公告)日:2006-01-10

    申请号:KR1020040052079

    申请日:2004-07-05

    CPC classification number: H01L28/91 H01L27/10852 H01L28/75

    Abstract: 엠아이엠 캐패시터를 갖는 반도체 소자의 형성 방법을 제공한다. 이 방법은 다음의 단계들을 포함한다. 기판 상에 제1 도전성 금속질화막을 포함하는 하부 전극을 형성하고, 하부 전극의 표면을 덮는 유전막 및 상부 전극막을 차례로 콘포말하게 형성한다. 이때, 상부 전극막은 제2 도전성 금속질화막을 포함한다. 상부 전극막의 소정영역 상에 상부 전극막에 대하여 식각선택비를 갖는 하드마스크 패턴을 형성한다. 하드마스크 패턴은 PE-TEOS막에 비하여 단차도포성이 우수한 마스크 산화막을 포함하도록 형성한다. 하드마스크 패턴을 마스크로 사용하여 상부 전극막을 식각하여 상부 전극을 형성한다.

    소스 공급 장치, 소스 공급 방법 및 이를 이용한 원자층증착 방법
    69.
    发明公开
    소스 공급 장치, 소스 공급 방법 및 이를 이용한 원자층증착 방법 失效
    源供应装置,供应方法及使用原子层沉积方法

    公开(公告)号:KR1020050036194A

    公开(公告)日:2005-04-20

    申请号:KR1020030071811

    申请日:2003-10-15

    CPC classification number: C23C16/45544

    Abstract: 소스의 충분한 공급이 가능하면서도, 유지보수가 용이한 소스 공급 장치, 이를 이용한 소스 공급 방법과 원자층 증착방법이 개시되어 있다. 기상 소스가 수용된 소스 보관 용기, 기상 소스 충전 수단, 반응기에 인접한 기상 소스 충전 용기 그리고 소스 충전 용기의 기상 소스를 반응기에 공급하는 소스 공급 수단을 가지는 소스 공급 장치를 제공한다. 또한, 우선 액상 소스를 기상 소스로 기화시키고, 이어서, 기상 소스를 소스 충전용기에 충전시킨 후, 소스 충전용기의 기상 소스를 반응기에 공급하는 과정을 포함하는 소스 공급방법과 이를 이용한 원자층 증착 방법을 제공한다. 소스 공급시간의 연장이나 소스의 변질을 일으킬 수 있는 소스 온도의 상승 없이 짧은 시간에 소스를 충분히 공급할 수 있게 된다.

    콘텍홀을 갖는 반도체 소자의 형성방법
    70.
    发明授权
    콘텍홀을 갖는 반도체 소자의 형성방법 有权
    콘텍홀을갖갖갖갖반반반체형법법법

    公开(公告)号:KR100467018B1

    公开(公告)日:2005-01-24

    申请号:KR1020020036487

    申请日:2002-06-27

    Abstract: Forming a semiconductor device can include forming an insulating layer on a semiconductor substrate including a conductive region thereof, wherein the insulating layer has a contact hole therein exposing a portion of the conductive region. A polysilicon contact plug can be formed in the contact hole wherein at least a portion of the polysilicon contact plug is doped with an element having a diffusion coeffient that is less than a diffusion coefficient of phosphorus (P). Related structures are also discussed.

    Abstract translation: 形成半导体器件可以包括在包括其导电区域的半导体衬底上形成绝缘层,其中绝缘层具有暴露部分导电区域的接触孔。 可以在接触孔中形成多晶硅接触插塞,其中多晶硅接触插塞的至少一部分掺杂有扩散系数小于磷(P)的扩散系数的元素。 还讨论了相关的结构。

Patent Agency Ranking