-
公开(公告)号：KR100249793B1
公开(公告)日：2000-03-15
申请号：KR1019970070306
申请日：1997-12-19
Applicant: 한국전자통신연구원
IPC: H01L21/304
Abstract: 본 발명은 균일하고 제어성이 좋은 뒷면 비아-홀(via-hole)용 웨이퍼 연마 시료 제작 방법을 제공하는 것을 목적으로 한다. 본 발명은, 뒷면 연마 시 유리 기판 위에 사파이어 웨이퍼를 저온 왁스를 사용하여 붙이고 그 위에 고온 왁스를 사용하여 공정이 완료된 웨이퍼를 붙인다. 50미크론 에서 100미크론까지 연마를 한 후 저온에서 유리 기판을 떼어내고 뒷면 비아-홀 리소그라피 공정을 진행한다. 리소그라피가 완료된 후 비아-홀을 식각하고 뒷면을 전기도금 방법으로 도금을 하여 비아-홀 공정을 완료하고 고온에서 웨이퍼를 사파이어 투명지지대로부터 떼어낸 후 세정한다. 따라서, 사파이어 투명명 지지대를 이용하여 식각마스크용 마스크 정렬과 건식식각 웨이퍼 받침대로 사용할 수 있도록 하고, 시료의 보호를 위하여 고온 및 저온 왁스를 사용하므로서 사용 후 떼어내기가 편리하도록 제작하는 방법에 의해 비아홀 식각 공정시 기판 온도에 따라 급격하게 변하는 식각율을 안정 시킬 수 있도록 한 것이다. 따라서 이 공정은 웨이퍼 내에서 균일하고 재현성 있는 뒷면 비아-홀을 얻을 수 있는 방법이다.
-
公开(公告)号：KR100241357B1
公开(公告)日：2000-02-01
申请号：KR1019970069551
申请日：1997-12-17
Applicant: 한국전자통신연구원
IPC: H04B1/00
Abstract: 본 발명은 피드백을 이용한 MMIC 캐스코드 혼합기에 관한 것으로, 특히, 특히 무선통신 및 광통신에 사용되는 피드백을 이용한 MMIC 캐스코드 혼합기에 관한 것이다. 본 발명의 목적은 주파수 대역폭과 안정도를 향상하면서도 웨이퍼의 소요 면적을 절약하여 신뢰성이 증대되고 제작비용을 절감할 수 있는 피드백을 이용한 MMIC 캐스코드 혼합기를 제공하는 데에 있다. 본 발명의 피드백을 이용한 MMIC 캐스코드 혼합기는 게이트에 국부 발진기의 입력신호가 인가되고 드레인에서 주파수 변조된 중간 주파수를 얻는 제 1FET 및 게이트에 RF 주파수의 입력신호가 인가되는 제 2FET와, 상기 제 1FET의 게이트와 드레인 사이에 피드백으로 연결되어 상기 국부 발진기의 입력신호와 상기 중간 주파수의 출력신호에 대한 주파수 대역폭을 넓히고 회로의 안정도를 증가시키는 제 1안정수단과, 상기 제 2FET의 게이트와 드레인 사이에 피드백으로 연결되어 상기 RF 주파수의 입력신호와 상기 중간 주파수의 출력신호에 대한 주파수 대역폭을 넓이고 회로의 안정도를 증가시키는 제 2안정수단을 구비한다.
-
公开(公告)号：KR1019990084769A
公开(公告)日：1999-12-06
申请号：KR1019980016753
申请日：1998-05-11
IPC: H01L29/12
Abstract: 본 발명은 게이트의 길이와 수직방향의 높이를 조절할 수 있고, 게이트 누설 전류를 줄일 수 있는 미세 선폭의 T자형 게이트 전극을 제어성 좋게 한 반도체 소자의 미세 T자형 게이트 전극 제작방법에 관한 것이다. 이 방법을 살펴보면, 기판(1)위에 활성층(2)과 캡층(3)을 성장한 후 오믹 금속층(4)을 형성하고, 표면 보호 및 게이트 다리의 높이 조절용 절연막(5)을 증착한다. 그 후 게이트 다리 및 머리용 레지스트(6, 7)를 도포하고 열처리 한다. 게이트 패턴부(8)를 형성하고, 게이트 길이 조절용 절연막(9)을 증착한다. 절연막의 비등방성 식각 공정으로 측면부(10a)를 남기고 바닥부는 제거한다. 다단계 게이트 리세스 공정으로 등방성 식각부(11a), 선택 식각부(11b), 저속 식각부(11c)를 형성한다. 그리고나서, 게이트 금속막(12)의 증착 및 리프트 오프 공정에 의한 T자형 게이트 금속을 완성한다. 이에 따라서, 전자빔 리소그래피를 절연막과 리세스 식각 방법과 결합하여 T자형 게이트 금속을 형성하는 방법으로 게이트 다리의 길이와 높이 및 머리부의 크기를 임의로 조절할 수 있게 하여 게이트 저항을 줄이고, 동시에 머리부와 게이트 접촉면과의 분리거리를 크게 하여 게이트 기생성분을 줄일 수 있게 하며, 다단계 식각 방법으로 게이트 누설 전류를 억제하여 소자의 특성을 향상 시킬 수 있도록 한 것이다. 각 소자의 게이트 금속의 다리 높이는 초기의 절연막과 레지스트의 두께로 조정하고, 전자빔의 노광 에너지와 절연막의 두께로 길이를 조정하며, 머리부는 패턴 설계로 자유롭게 조절할 수 있도록 하므로써 기존의 공정 보다 재현성 있는 T자형 게이트 금속을 얻을 수 있도록 한 것이다. 따라서 이 공정은 웨이퍼 내에서 균일하고 재현성 있는 게이트 전극을 얻을 수 있는 방법이다.
-
-
-
Patent Agency Ranking
公开(公告)号：KR100218670B1
公开(公告)日：1999-09-01
申请号：KR1019960061516
申请日：1996-12-04
Applicant: 한국전자통신연구원
IPC: H01L21/336
CPC classification number: H01L29/66863 , H01L21/0274 , H01L21/28581 , H01L21/28587
Abstract: 본 발명은 반도체 소자의 제조 방법에 관한 것으로, 초고주파 저잡음용 소자제작을 위해 게이트 저항을 줄이는 방법으로 Ｔ형 게이트가 사용되고 있는데, 종래의 방법은 공정이 복잡하거나 게이트의 두께에 제한으로 잡음지수를 줄이는데 한계가 있었다. 이러한 문제점을 해결하기 위한 본 발명은 에피구조를 이용하여 전계효과 트랜지스터를 제작할 때 게이트 길이를 줄이기 위해 이중 노광에 의해 게이트패턴을 형성하고 얇은 금속막을 증착한 후 도금용 패턴을 형성하고 전기 도금으로 게이트를 형성하는 공정을 수행하므로 생산 단가와 수율을 높일 수 있으며, 잡음지수를 향상시킬 수 있는 반도체 소자의 게이트 형성 방법이 제시된다.
-
公开(公告)号：KR1019990052551A
公开(公告)日：1999-07-15
申请号：KR1019970072044
申请日：1997-12-22
Applicant: 한국전자통신연구원
Abstract: 본 발명은 휴대용 전화기에서 전화 통화 시에 자동으로 안테나를 올려주고 통화 종료 시 자동으로 안테나를 내려주는 장치와 이 장치를 사용하지 않을 시 통화 중 휴대 전화기의 수신 신호의 세기에 따라 수신 신호가 일정치 이하로 약해질 경우 안테나를 자동으로 올려주는 장치에 관한 것으로 휴대전화기 사용 시 통화 율을 높이고 안테나로부터 발생되는 전자파가 휴대전화기 안에 있는 안테나로부터 뇌로 직접 방사되는 것을 방지하기위한 것을 그 목적으로 한다.
본 발명에는 전화를 수신하기 위하여 키 패드의 키를 누르면 동시에 전화기 안테나의 구동 장치를 동작시켜 안테나를 올려주는 회로와 전화 통화가 끝난 후 통화 종료 버튼을 누르면 자동으로 안테나를 내려주는 회로로 구성되며, 또한 전화기에 수신되는 신호에 따라 수신 신호가 약할 때 자동으로 안테나를 올려주고 통화가 끝나면 자동으로 안테나를 내려 주는 회로로 구성된다.-
公开(公告)号：KR100205017B1
公开(公告)日：1999-07-01
申请号：KR1019950052690
申请日：1995-12-20
IPC: H01L29/70
CPC classification number: H01L29/66242 , H01L29/0821 , H01L29/7371 , Y10S148/05 , Y10S148/072
Abstract: 본 발명은 바이폴러 트랜지스터의 제조방법에 있어서, 저심도랑과 폴리실리콘 측벽막 형성공정, 자기정렬된 컬렉터-베이스 형성 공정, 및 선택적 컬렉터 이온주입에 의한 선택적 컬렉터 영역 형성공정이 개별적인 마스크의 사용없이 하나의 마스크에 의해 수행되므로 제작이 용이하며, 소자간의 격리를 위해 저심 도랑을 사용함으로써, 격리공정이 단순하며 용이할 뿐만 아니라 베이스 기생저항의 증가가 상기 저심도랑 상부에 형성된 다결정 규소 측벽막에 의해 방지되고, 상기 저심도랑에 의해 다결정 규소 측벽막 밑의 기생용량 형성이 방지된다.
-
公开(公告)号：KR100198455B1
公开(公告)日：1999-07-01
申请号：KR1019950042602
申请日：1995-11-21
IPC: H01L29/737
Abstract: 본 발명은 에미터 층을 형성하는 반도체 재료의 화학적 구성 성분비를 변화시킴으로써 부저항 출력특성을 감소시키거나 소멸시키도록 하는 이종접합 바이폴러 트랜지스터(Heterojunction Bipolar Transistor, 이하 HBT라고 약칭함)의 구조에 관한 것으로서, 반도체 기판과, 상기 반도체 기판 위에 형성된 컬렉터부와, 상기 컬렉터부 위에 형성된 베이스부와, 상기 베이스부 위에 형성된 에미터부와, 상기 에미터부 위에 형성된 보호층 부로 구성된 이종접합 바이폴러 트랜지스터에 있어서, 상기 에미터부와 베이스층 사이에 Al
x Ga
1 -
x As로 형성되며, 상기 X를 0부터 0.3까지 변화시키는 제 1에미터 그레이딩층을 포함하는 것을 특징으로 한다.-
公开(公告)号：KR100204600B1
公开(公告)日：1999-06-15
申请号：KR1019960047659
申请日：1996-10-23
Applicant: 한국전자통신연구원
IPC: H01L23/28
CPC classification number: H03H7/38 , H01L2224/45144 , H01L2224/48091 , H01L2924/00014 , H01L2924/00
Abstract: 본 발명은 초고주파 모노리식 집적회로의 실장에 사용되는 패키지 접지단 패들의 기생성분을 나타내는 등가회로에 관한 것으로, 각각의 단자로부터 출력되는 임피던스 성분을 하나의 공통 임피던스 성분으로 하고, 이 공통 임피던스를 접지 하도록 한 등가회로 구조를 도입함으로써, 다운 본딩되는 금선의 수에 따라 기생성분의 표현을 쉽게 확장할 수 있는 패키지 접지단 패들의 근사적인 등가회로에 관한 것이다.
-
-
-
-
-
-
-
-
-
Search Results
167
records
(took 0.023 seconds)
