-
公开(公告)号：KR100873825B1
公开(公告)日：2008-12-15
申请号：KR1020070042764
申请日：2007-05-02
Applicant: 삼성전자주식회사
CPC classification number: G11C11/5628 , G11C2211/5621 , G11C2211/5641
Abstract: A multi-bit programming device and method for a non-volatile memory are provided. In one example embodiment, a multi-bit programming device may include a multi-bit programming unit configured to multi-bit program original multi-bit data to a target memory cell in a memory cell array, and a backup programming unit configured to select backup memory cells in the memory cell array with respect to each bit of the original multi-bit data, and program each bit of the original multi-bit data to a respective one of the selected backup memory cells.
Abstract translation: 提供了一种用于非易失性存储器的多位编程设备和方法。 在一个示例实施例中，多位编程设备可以包括：多位编程单元，被配置为将编程原始多位数据多位编码到存储器单元阵列中的目标存储器单元;备份编程单元，被配置为选择备份 存储器单元阵列中的存储器单元相对于原始多位数据的每一位，并且将原始多位数据的每一位编程到所选择的备份存储器单元中的相应一个。
-
公开(公告)号：KR1020080096210A
公开(公告)日：2008-10-30
申请号：KR1020070041372
申请日：2007-04-27
Applicant: 삼성전자주식회사
Abstract: A multi-bit programming apparatus and method are provided to reduce errors considerably in a process for grasping programming characteristics of a memory, and shorten the time taken for multi-bit programming. A programming characteristic detection unit(210) detects each programming characteristic of memory cells in a target memory page during a process of multi-bit programming original data within the target memory page. A backup programming part(220) selects a backup memory page within a memory cell array and backup-programs information about the detected programming characteristics in the backup memory page. A multi-bit programming control part(230) controls a multi-bit programming process by using information about the programming characteristics backup-programmed.
Abstract translation: 提供了一种多位编程装置和方法，用于在用于掌握存储器的编程特性的过程中显着减少误差，并缩短了多位编程所需的时间。 编程特性检测单元（210）在目标存储器页面内的多位编程原始数据的处理期间检测目标存储器页面中的存储器单元的编程特性。 备份编程部分（220）选择存储器单元阵列内的备份存储器页面，并且在备份存储器页面中备份关于检测到的编程特性的信息。 多位编程控制部件（230）通过使用关于备份编程的编程特性的信息来控制多位编程处理。
-
公开(公告)号：KR1020080061765A
公开(公告)日：2008-07-03
申请号：KR1020060136837
申请日：2006-12-28
Applicant: 삼성전자주식회사
IPC: H01L27/115 , G11C11/15
CPC classification number: H01L27/222 , G11C11/15 , H01L43/06
Abstract: An MRAM-PRAM composite memory device and a manufacturing method thereof are provided to remarkably increase the degree of integration by implementing a multi-bit memory in one memory device. A phase change layer(22) is formed on a bottom electrode(21), and a top electrode(23) is formed on the phase change layer. A magnetoresistance structure(M) is formed on a side of the phase change layer. The magnetoresistance has a pinned layer(202), a non-magnetic layer(203) and a free layer(204) with variable magnetization direction. A first capping layer(201) is formed between the bottom electrode and a pinned layer, and a second capping layer is formed between the free layer and the top electrode.
Abstract translation: 提供一种MRAM-PRAM复合存储器件及其制造方法，通过在一个存储器件中实现多位存储器来显着提高积分度。 在底部电极（21）上形成相变层（22），在相变层上形成上部电极（23）。 磁阻结构（M）形成在相变层的一侧。 磁阻具有钉扎层（202），非磁性层（203）和具有可变磁化方向的自由层（204）。 在底部电极和被钉扎层之间形成第一覆盖层（201），并且在自由层和顶部电极之间形成第二覆盖层。
-
公开(公告)号：KR1020080061757A
公开(公告)日：2008-07-03
申请号：KR1020060136822
申请日：2006-12-28
Applicant: 삼성전자주식회사
CPC classification number: G11C16/0483 , G11C11/5628 , G11C2211/5648
Abstract: A memory cell programming method capable of reducing coupling effect according to variation of a threshold voltage during memory cell programming is provided to decrease threshold voltage difference used in programming late-programmed bits. According to a memory cell programming method of programming n bit data to a memory cell with plural threshold voltage distributions, n programming steps are performed in sequence, as programming n bits by using the plural threshold voltage distributions. Threshold voltage difference in the threshold voltage distribution used in the nth programming step is lower than at least one of threshold voltage differences in threshold voltage distribution used in the other programming steps.
Abstract translation: 提供了一种能够在存储器单元编程期间根据阈值电压的变化而减小耦合效应的存储单元编程方法，以减少用于编程后置编程位的阈值电压差。 根据将n位数据编程到具有多个阈值电压分布的存储单元的存储单元编程方法，通过使用多个阈值电压分布，依次执行n个编程步骤作为编程n位。 在第n编程步骤中使用的阈值电压分布中的阈值电压差低于在其他编程步骤中使用的阈值电压分布中的阈值电压差中的至少一个。
-
公开(公告)号：KR1020070035294A
公开(公告)日：2007-03-30
申请号：KR1020050089980
申请日：2005-09-27
Applicant: 삼성전자주식회사
Abstract: 본 발명은 이산화 탄소를 사용하는 냉동사이클에 관한 것으로, 보다 상세하게는 본 발명에 따른 냉동사이클은 냉매를 압축하는 압축기와, 상기 압축기에서 압축된 냉매를 외부와 열교환시키면서 응축시키는 응축기와, 고압의 냉매를 저압의 냉매로 팽창시키는 팽창기와, 상기 팽창된 냉매를 외부와 열교환시키면서 증발시키는 증발기가 밀폐사이클을 이루도록 연결된 냉동사이클에 있어서, 상기 압축기는 고정 스크롤과 회전 스크롤이 맞물려 압축실을 형성하는 스크롤 압축기이고 또한 상기 팽창기 역시 고정 스크롤과 회전 스크롤이 맞물려 팽창실을 형성하는 스크롤 팽창기로 상기 스크롤 압축기와 상기 스크롤 팽창기는 하나의 하우징 내부의 양측에 고정 설치되어 각각 회전축으로 연결되어 상기 스크롤 팽창기의 출력을 이용하여 압축일을 얻도록 하여 고효율,저소음,저진동 소형 및 경량 특성을 얻을 수 있는 냉동사이클을 제공하는 것을 목적으로 한다.
-
Patent Agency Ranking
公开(公告)号：KR1020000034191A
公开(公告)日：2000-06-15
申请号：KR1019980051441
申请日：1998-11-28
Applicant: 삼성전자주식회사
IPC: H01L23/50
Abstract: PURPOSE: An apparatus for conveying lead frame strips of a semiconductor package forming device are provided to detect any curl on a lead frame strip before conveying lead frame strips after a forming step is performed. CONSTITUTION: An apparatus for conveying lead frame strips of a semiconductor package forming device include a forming mold(20), and a curl(374) separation device. The curl(374) separation device separates a curl between the lead frame strips(370) from the frame strip. The lead frame conveying device includes a support plate(302), a fixer, a plurality of sensor rods(306), a sensor rod body(304), and a device for the elevational motion of the head of the sensor rod. The fixer is implemented on the lower part of the support plate(302) and fixes the lead frame strips conveyed. The sensor rod(306) is implemented as to detect curls between the lead frame strips.
Abstract translation: 目的：提供一种用于输送半导体封装形成装置的引线框条的装置，用于在执行成形步骤之前，在引线框条之前检测引线框条上的任何卷曲。 构成：用于输送半导体封装形成装置的引线框条的装置包括成形模（20）和卷曲（374）分离装置。 卷曲（374）分离装置将引线框条（370）与框架条之间的卷曲分开。 引线框架输送装置包括支撑板（302），固定器，多个传感器杆（306），传感器杆体（304）和用于传感器杆头部的高度运动的装置。 固定器被实施在支撑板（302）的下部并且固定所传送的引线框架条带。 传感器杆（306）被实现为检测引线框条之间的卷曲。
-
公开(公告)号：KR100224701B1
公开(公告)日：1999-10-15
申请号：KR1019970019561
申请日：1997-05-20
Applicant: 삼성전자주식회사
IPC: H01L27/115
CPC classification number: H01L27/11521
Abstract: 게이트 산화막과 메모리 셀 게이트의 손상을 방지할 수 있으며, 고집적화가 가능한 불휘발성 메모리장치 및 그 제조방법이 기재되어 있다. 본 발명에 따르면, 소오스라인 형성을 위한 필드산화막 식각이나 이온주입시 워드라인 특히, 셀 게이트가 물리적 또는 전기적으로 손상되지 않도록, 필드산화막과 식각선택비가 큰 물질을 이용한 식각보호층 및 스페이서가 셀 게이트와 워드라인 상부 및 그 측벽에 형성되어 있다. 또한, 소오스라인이 형성될 부분 뿐만 아니라, 드레인 활성영역과 인접한 필드산화막 일부가 제거된 상태에서 불순물이 주입되기 때문에, 실제 드레인 활성영역이 설계치보다 크게 형성될 수 있어 고집적화에 유리하다.
-
公开(公告)号：KR1019970053464A
公开(公告)日：1997-07-31
申请号：KR1019950065850
申请日：1995-12-29
Applicant: 삼성전자주식회사
IPC: H01L21/76
Abstract: 본 발명은 불휘발성 반도체 메모리 소자의 제조방법 및 구조에 관한 것으로서, 특히 반도체 기판 상에 액티브영역을 한정하기 위한 필드산화막을 로코스 방법에 의해 형성하는 단계; 사진공정에 의해 상기 필드산화막에 의해 형성된 액티브 영역의 폭보다 작은 폭을 가지는 터널영역으로 제공되는 영역의 열산화막을 건식 및 습식식각에 의해 제거하여 기판의 표면을 노출시키는 단계; 노출된 터널영역의 반도체 기판사에 소정 두께의 터널산화막을 형성하고, 통상의 방법으로 플로팅게이트, 유전체충, 콘트롤 게이트를 형성하는 단계를 구비하는 것을 특징으로 한다.
따라서, 본 발명에서는 불휘발성 반도체 메모리 소자의 터널영역을 최소화하여 커플링율을 크게할 수 있어서 프로그램 능력을 향상시킬 수 있다.-
公开(公告)号：KR1019940001355A
公开(公告)日：1994-01-11
申请号：KR1019920011637
申请日：1992-06-30
Applicant: 삼성전자주식회사
IPC: H01L21/76
Abstract: 본 발명은 반도체장치의 소자분리방법에 관한 것이다.
본 발명에 의하면, 반도체기판상에 패드산화막과 질화막을 차례로 침적한 다음 포토리소그래피공정을 통해 필드영역상의 상기 질화막 및 패드산화막을 제거하여 액티브영역을 한정하는 공정, LOCOS공정에 의해 상기 필드영역상에 필드산화막을 형성하는 공정, 상기 액티브영역상에 남아 있는 질화막을 식각하고, 이어서 노출되는 패드산화막을 습식식각하되 식각시간을 액티브영역 엣지부위에 형성된 필드산화막과 상기 패드산화막을 합한 잔류산화막의 두께에 대한 습식식각 시간으로 환산하여 상기 환산된 시간동안 상기 잔류산화막을 습식식각하는 공정, 상기 결과물상에 완충산화막을 형성하고 Vth조정을 위한 이온주입을 실시하는 공정으로 제공된다. 따라서 상기한 본 발명의 방법에 의하면 안정된 전기적 특성을 갖는 반도체소자의 제조가 가능하게 된다. -
-
-
-
-
-
-
-
-
Search Results
209
records
(took 0.023 seconds)
