公开(公告)号：KR1020020011721A

公开(公告)日：2002-02-09

申请号：KR1020000045193

申请日：2000-08-04

Applicant: 삼성전자주식회사

Inventor： 이승환

IPC: H04B7/08

CPC classification number: H03D3/244 ,  H03D7/16 ,  H04W88/06

Abstract: PURPOSE: An analog demodulation method of a dual-mode mobile communication terminal using mutually different bands of wireless frequency is provided to use only one tank circuit that has wide frequency range, so that the size can be reduced. CONSTITUTION: A TXCO(Temperature Compensated Crystal Oscillator,210) is used as a reference signal of a PLL(Phase Locked Loop,220). The PLL(220) controls desired frequency of signal to be correctly created. A tank circuit(T,230) decides a time constant to make a VCO(Voltage Controlled Oscillator) oscillated at desired frequency. A dividing circuit(1/4,1/10,250) receives local signals generated in the VCO(240) to make local signals become input signals of local originators of demodulators(260,270). The demodulators(260,270) convert IF(Intermediate Frequency) signals inputted from a wireless sub-system into base band signals and divide the converted signals into I and Q signals.

Abstract translation: 目的：提供使用相互不同的无线频带的双模移动通信终端的模拟解调方法，仅使用一个具有较宽频率范围的音箱电路，从而可以减小尺寸。 构成：TXCO（温度补偿晶体振荡器，210）用作PLL（锁相环，220）的参考信号。 PLL（220）控制要正确创建的信号的期望频率。 振荡电路（T，230）决定使VCO（压控振荡器）以期望的频率振荡的时间常数。 分频电路（1 / 4,1 / 10,250）接收在VCO（240）中产生的本地信号，以使本地信号成为解调器（260,270）的本地发起者的输入信号。 解调器（260,270）将从无线子系统输入的IF（中频）信号转换成基带信号，并将转换的信号分成I和Q信号。

公开(公告)号：KR1020020010830A

公开(公告)日：2002-02-06

申请号：KR1020000044325

申请日：2000-07-31

Applicant: 삼성전자주식회사

Inventor： 최성제 ,  이승환 ,  형용우 ,  김영관 ,  박흥수 ,  박영욱

IPC: H01L27/108

Abstract: PURPOSE: A method for manufacturing a capacitor of a semiconductor memory device is provided to prevent a cylindrical lower electrode from being damaged by a defect, by controlling a hemispherical grain(HSG) growth on the outer wall of the cylindrical lower electrode while minimizing damage to the cylindrical lower electrode. CONSTITUTION: A mold layer pattern exposing a predetermined region on a semiconductor substrate(100) is formed on the semiconductor substrate. The cylindrical lower electrode is formed in the predetermined region. An HSG growth control layer composed of polysilicon forms the outer wall of the lower electrode. A doped polysilicon layer forms the inner layer of the lower electrode. An HSG layer(136) constitutes the inner wall of the lower electrode, formed on the doped polysilicon layer. The mold layer pattern is eliminated. A dielectric layer(150) is formed on the lower electrode. An upper electrode(160) is formed on the dielectric layer.

Abstract translation: 目的：提供一种用于制造半导体存储器件的电容器的方法，以通过控制圆柱形下电极的外壁上的半球形晶粒（HSG）生长来防止圆柱形下电极被缺陷损坏，同时最小化对 圆柱形下电极。 构成：在半导体衬底上形成露出半导体衬底（100）上的预定区域的模层图案。 圆筒形下电极形成在预定区域中。 由多晶硅构成的HSG生长控制层形成下电极的外壁。 掺杂多晶硅层形成下电极的内层。 HSG层（136）构成形成在掺杂多晶硅层上的下电极的内壁。 消除模层图案。 在下电极上形成介电层（150）。 在电介质层上形成上电极（160）。

公开(公告)号：KR1020010017820A

公开(公告)日：2001-03-05

申请号：KR1019990033520

申请日：1999-08-14

Applicant: 삼성전자주식회사

Inventor： 김영관 ,  박흥수 ,  박영욱 ,  이상인 ,  장윤희 ,  이종호 ,  최성제 ,  이승환 ,  임재순 ,  이주원

IPC: H01L27/10

CPC classification number: H01L21/28194 ,  H01L28/55 ,  H01L28/60 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518

Abstract: PURPOSE: A semiconductor device is provided to improve an insulating characteristic of a dielectric layer and to increase capacitance of a capacitor structure, by forming the dielectric layer by an atomic layer deposition method when a polysilicon layer is used as a storage electrode, and by forming a plate electrode with a material layer of which a work function is higher than the storage electrode. CONSTITUTION: The first electrode(31) is composed of a silicon-based material. Reaction materials are sequentially supplied to the surface of the first electrode to form a dielectric layer(37). The second electrode(39) is formed on the dielectric layer, and a work function of the second electrode is higher than the first electrode composed of the silicon-based material.

Abstract translation: 目的：提供一种半导体器件，通过在使用多晶硅层作为存储电极时通过原子层沉积法形成电介质层，并且通过形成电介质层的绝缘特性并增加电容器结构的电容， 具有功函数高于存储电极的材料层的平板电极。 构成：第一电极（31）由硅基材料构成。 依次将反应材料提供给第一电极的表面以形成电介质层（37）。 第二电极（39）形成在电介质层上，第二电极的功函数高于由硅基材料构成的第一电极。

公开(公告)号：KR1019990069953A

公开(公告)日：1999-09-06

申请号：KR1019980004544

申请日：1998-02-16

Applicant: 삼성전자주식회사 ,  주식회사 케이티

Inventor： 이승환

IPC: H04L12/28

Abstract: 가. 청구범위에 기재된 발명이 속한 기술분야:
비동기전송모드(Asynchronous Transfer Mode)망과 연동한 광대역무선통신에 관한 기술에 관한 것이다.
나. 발명이 해결하려고 하는 기술적 과제:
ATM셀 다중화처리에 사용되는 로직을 작은 용량의 FPGA로 구현할 수 있는 ATM셀 다중화장치를 제공하는데 있다.
다. 그 발명의 해결방법의 요지:
본 발명은 ATM셀 다중화처리에 필요한 메모리를 FIFO를 이용하므로 ATM셀다중화 처리부 구현에 사용된 FPGA(Field Programmable Gate Array)의 로직게이트 및 핀을 줄일 수 있다.
라. 발명의 중요한 용도:
ATM셀 다중화장치

公开(公告)号：KR1019990057707A

公开(公告)日：1999-07-15

申请号：KR1019970077777

申请日：1997-12-30

Applicant: 삼성전자주식회사

Inventor： 이승환 ,  이상협 ,  김영선 ,  박영욱

IPC: H01L27/108

Abstract: 셀 정전용량과 저항값을 충분히 확보할 수 있는 구조의 캐패시터 및 그 제조방법이 개시되어 있다. 이 캐패시터는, 반도체기판 상에 형성되며 요철형의 표면을 갖는 하부전극과, 그 하부전극의 표면상에 형성된 유전체막, 및 유전체막 상에 형성되며 불순물의 농도가 서로 다른 적어도 2층 이상의 도전막으로 이루어진 상부전극을 구비하며, 반도체 메모리장치의 제조방법은, 반도체기판 상에 요철형 표면을 갖는 캐패시터의 하부전극을 형성하는 단계와, 하부전극의 표면상에 유전체막을 형성하는 단계, 및 유전체막 상에, 불순물의 농도가 서로 다른 적어도 2층 이상의 도전막으로 이루어진 상부전극을 형성하는 단계를 포함하여 이루어진다.

公开(公告)号：KR1019990004107A

公开(公告)日：1999-01-15

申请号：KR1019970028121

申请日：1997-06-27

Applicant: 삼성전자주식회사

Inventor： 이승환 ,  이상협 ,  김영선 ,  박영욱 ,  미끼오다까기

IPC: H01L27/06

Abstract: 본 발명의 반도체 장치의 커패시터 제조방법은 반도체 기판 상에 비정질실리콘막을 형성하는 단계와, 상기 비정질실리콘막 상에 불순물을 이온주입하는 단계와, 상기 불순물이 주입된 비정질 실리콘막을 패터닝하여 비정질 실리콘막 패턴을 형성하는 단계와, 상기 비정질 실리콘막 패턴 상에 HSG를 형성하여 상기 비정질 실리콘막 패턴과 HSG로 구성된 하부 전극을 형성하는 단계와, 상기 하부 전극 상에 유전체막 및 상부전극을 형성하는 단계를 포함한다. 상기 불순물은 불활성 원소이거나, 크립톤 원소 또는 이보다 무거운 원소이다. 본 발명의 반도체 장치의 커패시터 제조방법에 의하면, 비정질상태의 비정질 실리콘막을 형성한 후 불순물을 이온주입하여 하부전극의 표면을 확실히 비정질화시켜 HSG를 형성시 불균일한 결정립 형성의 원인을 제거함으로써 안정된 HSG를 형성시킬 수 있다.

公开(公告)号：KR102216542B1

公开(公告)日：2021-02-17

申请号：KR1020140061167

申请日：2014-05-21

Applicant: 삼성전자주식회사 ,  성균관대학교산학협력단

Inventor： 최민섭 ,  유원종 ,  곡덕순 ,  라창호 ,  유효지 ,  이승환 ,  이지아

IPC: H01L29/861 ,  H01L29/8605 ,  H01L21/761 ,  H01L21/31

Abstract: 2차원물질을이용한수평형다이오드를포함하는전자소자및 그제조방법에관해개시되어있다. 개시된전자소자제조방법은기판상에절연막을형성하는단계, 상기절연막상에 2차원물질층을형성하는단계및 상기 2차원물질층을 N형영역과 P형영역으로구분하는단계를포함하고, 상기 N형영역과상기 P형영역은동일한두께로형성한다. 상기 2차원물질층을 N형영역과 P형영역으로구분하는단계는상기 2차원물질층상에이격된제1 및제2 전극을형성하는단계및 상기제1 및제2 전극사이의상기 2차원물질층의일부를상기 P형영역으로변화시키는단계를포함한다. 상기 2차원물질층의일부를상기 P형영역으로변화시키는단계는상기 2차원물질층의상기 N형영역에대응하는영역을마스크층으로덮는단계및 상기 2차원물질층의상기 P형영역에대응하는영역을졸-겔층으로덮는단계를포함한다.

公开(公告)号：KR102111585B1

公开(公告)日：2020-06-05

申请号：KR1020190000509

申请日：2019-01-03

Applicant: (주)삼우종합건축사사무소 ,  삼성전자주식회사

Inventor： 정찬헌 ,  이의석 ,  이승환 ,  송명규 ,  김종석 ,  권영훈 ,  문병걸 ,  이재희 ,  권대호 ,  김태훈 ,  양석민 ,  박규열 ,  이지윤 ,  손한수 ,  민경배 ,  이은우 ,  이상원 ,  권택돈 ,  권택돈

IPC: F28C1/16 ,  F28F27/00 ,  F28D21/00 ,  F24F3/16

公开(公告)号：KR102086365B1

公开(公告)日：2020-03-09

申请号：KR1020130043386

申请日：2013-04-19

Applicant: 삼성전자주식회사

Inventor： 윤주헌 ,  김상연 ,  이승환 ,  이진현 ,  임완태 ,  홍현권

IPC: H01L33/36 ,  H01L33/38 ,  H01L33/44

公开(公告)号：KR101926361B1

公开(公告)日：2018-12-07

申请号：KR1020120063259

申请日：2012-06-13

Applicant: 삼성전자주식회사

Inventor： 양종인 ,  김태형 ,  송광민 ,  이승환 ,  임완태 ,  한세준 ,  홍현권 ,  황보수민

IPC: H01L33/36

Abstract: 본 발명은, 반도체 발광소자, 발광장치 및 반도체 발광소자 제조방법에 관한 것으로,
본 발명의 일 측면은, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 발광구조물과, 상기 제2 도전형 반도체층 및 활성층을 관통하여 상기 제1 도전형 반도체층과 접속된 도전성 비아를 포함하는 제1 전극구조와, 상기 제2 도전형 반도체층과 접속된 제2 전극구조와, 상기 제1 및 제2 전극구조를 덮도록 형성되되 상기 제1 및 제2 전극구조의 일부를 노출시키도록 오픈 영역을 갖는 절연부와, 상기 오픈 영역에 의하여 노출된 상기 제1 및 제2 전극구조 상에 형성되어 각각 상기 제1 및 제2 전극구조와 접속된 제1 및 제2 패드 전극를 포함하는 반도체 발광소자를 제공한다.