-
公开(公告)号:KR100258177B1
公开(公告)日:2000-06-01
申请号:KR1019970072051
申请日:1997-12-22
Applicant: 한국전자통신연구원
IPC: H01L27/04
Abstract: PURPOSE: A method for manufacturing a power device and a structure thereof are provided to improve the reliability of an integrated circuit by allowing the power device to be operated in a stable state. CONSTITUTION: A polycrystalline silicon layer(14) is formed on the first silicon substrate(11). The first silicon substrate(11) is made of active silicon. A diamond thin film layer(13) having a superior resistivity is formed on the polycrystalline silicon layer(14). The surface of the polycrystalline silicon layer(14) is polished by a chemical mechanical polishing process. An SOI(silicon on insulator) insulating layer(12) having a cylindrical hole is formed on the diamond thin film layer(13). The second silicon substrate(15) is formed on the SOI insulating layer(12). Various devices are formed on the second silicon substrate so as to form a power device.
Abstract translation: 目的:提供一种用于制造功率器件的方法及其结构,以通过允许电力设备在稳定状态下工作来提高集成电路的可靠性。 构成:在第一硅衬底(11)上形成多晶硅层(14)。 第一硅衬底(11)由有源硅制成。 在多晶硅层(14)上形成具有优异电阻率的金刚石薄膜层(13)。 通过化学机械抛光工艺抛光多晶硅层(14)的表面。 在金刚石薄膜层(13)上形成有具有圆柱形孔的SOI(绝缘体上硅)绝缘层(12)。 第二硅衬底(15)形成在SOI绝缘层(12)上。 在第二硅衬底上形成各种器件以形成功率器件。
-
公开(公告)号:KR100233264B1
公开(公告)日:1999-12-01
申请号:KR1019960069287
申请日:1996-12-20
Applicant: 한국전자통신연구원
IPC: H01L27/02
Abstract: 아날로그 CMOS IC(집적회로: integrated circuits)에는 CMOS 소자와 수동소자(저항, 캐패시터 등)가 포함된다. 아날로그 CMOS IC를 제조하는 방법은 CMOS 소자를 제작한 후 수동소자를 제작하는 방법과 다결정실리콘을 이용하여 저항과 캐패시터의 하층 전극을 먼저 형성한 후에 캐패시터 절연막을 형성하고 게이트 절연막을 성장시킨 후 게이트 전극을 형성하여 CMOS 소자와 다결정실리콘 캐패시터를 제작하는 방법이 있다. 후자의 방법은 저항 소자를 먼저 제작하고 CMOS 소자를 제작함으로서 수동소자를 제작할 때 CMOS 소자에 미치는 영향을 줄일 수 있지만, 전체 공정이 복잡해질 뿐만아니라 CMOS 소자의 균일성과 재현성에 문제가 발생된다. 전자는 CMOS 소자를 제작하고 수동소자를 제작하기 때문에 CMOS 소자의 특성의 재현성과 균일성이 우수하게 할 수 있으나, 수동소자를 제작할 때 CMOS 소자에 영향을 미칠 수 있게 된다.
따라서 본 발명에서는 아날로그 CMOS IC 제조공에 있어서 CMOS 소자의 특성을 나쁘게 하지 않고 수동소자를 제작하는 방법에 관한 것이다. 이 방법은 CMOS 소자를 제작한 후에 산소나 기타 불순물이 투과되지 않는 질화막을 소자가 형성되는 전면에 증착후에 수동소자인 캐패시터가 형성되는 부분의 질화막을 제거하고 캐패시터 절연막을 형성한 다음에 저항과 다결정실리콘 캐패시터의 상층 전극인 다결정실리콘을 증착하여 수동소자를 제작하는 것이다. 이 방법은 캐패시터 절연막을 형성하기 위하여 다결정실리콘을 산화시키거나 저압화학증착법으로 절연막을 증착시킬 때 CMOS 소자 채널 가장자리에 산화막이 성장되거나 소자에 불순물이 도입되어 소자의 특성이 나빠지는 것을 억제할 수 있다.-
公开(公告)号:KR1019990050418A
公开(公告)日:1999-07-05
申请号:KR1019970069537
申请日:1997-12-17
Applicant: 한국전자통신연구원
IPC: H01L29/78
Abstract: 본 발명은 게이트 영역과 소오스 영역으로부터 표류영역(drift region)의 일부분까지 각각 확장되는 이중 필드판(double field plate)구조를 갖는 LDMOS(Lateral Double Diffused MOS)형 전력소자를 제공한다. 이중 필드판 구조의 전력소자는 소자 동작시, 소오스 필드판 및 게이트 필드판 아래에 있는 표류영역에서의 공핍층 (depletion width)은 드레인 전압, 소오스 및 게이트 필드판간의 층간 절연막, 게이트 절연막 두께 및 게이트 전압등에 따라 변화하며, 표류영역의 중앙 또는 가장자리 부분에서의 공핍층이 더욱 커짐으로서 종래의 전력소자보다 항복전압 및 on-저항 특성이 동시에 개선되며, 특히 본 발명의 이중 필드판 구조의 전력소자는 인가된 게이트 전압에 의해 표류영역 중앙에서의 공핍층이 감소하여 결과적으로 캐리어가 통과할 수 있는 면적이 증가되므로 on-저항은 더욱 낮아지고. 또한 표류영역 가장자리에서의 공핍층이 증가되어 RESURF(reduced surface field)효과를 촉진시켜 높은 항복전압이 유지된다. 따라서 본 발명의 이중 필드판 구조의 전력 소자는 종래의 소오스 필드판 구조의 전력소자 및 게이트 필드판 구조의 전력소자들의 특성을 보완하여 항복전압 및 on-저항 특성을 동시에 개선시킬수 있는 장점을 가지고 있다.
-
公开(公告)号:KR1019980039198A
公开(公告)日:1998-08-17
申请号:KR1019960058192
申请日:1996-11-27
Applicant: 한국전자통신연구원
IPC: H01L27/06
Abstract: 본 발명은 반도체 소자 제조 방법에 관한 것으로, 종래에는 게이트와 n- 확산영역을 완전히 중첩시키기 위해 주로 산화막 측벽폭을 이용하여 역 T형 구조로 게이트를 만들었으며, 공정이 매우 복잡한 단점이 있었다. 이러한 문제점을 해결하기 위해 게이트와 n- 혹은 p- 확산 영역을 완전히 중첩시키기 위해 게이트 채널 영역을 U형 혹은 V형으로 형성하여 게이트 가장자리와 중첩된 부위의 산화막 두께를 차별화하는 공정을 수행함으로써 종래의 LDD 구조보다 높은 전류 구동력과 신뢰성 특성이 개선될 뿐만 아니라, 종래의 중첩 소자보다는 게이트 전극 가장자리의 산화막 두께를 공정상에서 조절하여 게이트와 n- 혹은 p- 확산 영역간의 중첩 캐패시턴스(overlap capacitance)를 감소시켜 소자의 성능을 향상시킬 수 있는 모스페트(MOSFET) 중첩 소자 제조 방법이 제시된다.
-
-
公开(公告)号:KR1019940016581A
公开(公告)日:1994-07-23
申请号:KR1019920025009
申请日:1992-12-22
IPC: H01L21/314
Abstract: 본 발명은 반도체 기판상에 유전체막을 형성하는 방법에 관한 것으로서, 실리콘 기판상에 유전체막을 형성하는 공정과, 불소함유 가스를 유전체막으로 주입하여 유전체막과 실리콘 기판 사이의 계면에 불소가 주입되도록 하는 공정과, 불소주임된 실리콘기판을 열처리하는 공정을 포함한 것이다.
-
公开(公告)号:KR101927272B1
公开(公告)日:2018-12-11
申请号:KR1020120108120
申请日:2012-09-27
Applicant: 한국전자통신연구원
Abstract: 본 발명은 연속 근사 레지스터 아날로그 디지털 컨버터에 관한 것으로 본 발명에 따른 연속 근사 레지스터 아날로그 디지털 컨버터는 제 1 및 제 2 레벨 전압들을 생성하여 출력하는 제 1 및 제 2 캐패시터 어레이들; 제 1 및 제 2 레벨 전압들을 비교하여 비교 신호를 출력하는 비교기; 비교 신호를 기반으로 디지털 신호를 생성하는 SAR 로직; 및 제 1 아날로그 입력 전압 및 공통모드 전압을 비교하여 제 1 아날로그 입력 전압 및 상기 공통모드 전압 중 어느 하나를 상기 제 1 및 제 2 캐패시터 어레이들의 상판들로 공급하는 가변 공통모드 선택기를 포함한다.
-
公开(公告)号:KR1020150054214A
公开(公告)日:2015-05-20
申请号:KR1020130136382
申请日:2013-11-11
Applicant: 한국전자통신연구원
CPC classification number: H03F1/0266 , H03F3/211 , H03F2200/411 , H04R3/08 , H03K17/962
Abstract: 본발명은커패시터형센서리드아웃회로에관한것이다. 본발명의커패시터형센서리드아웃회로는센서로부터입력된센서신호를출력하는신호변환부, 바이어스전압을생성하는전압부스터, 및센서신호를피드백받아바이어스전압에혼합하여출력하는커패시터형신호커플링회로를포함한다.
Abstract translation: 提供一种电容式传感器读出电路,以提高信噪比,提高信号放大性能,并实现低功率电容式小传感器读出电路,包括:信号转换 输出从传感器输入的传感器信号的单元; 产生偏置电压的升压器; 以及接收传感器信号反馈的电容器类型的信号耦合电路,将其与偏置电压混合并输出。
-
公开(公告)号:KR1020150050038A
公开(公告)日:2015-05-08
申请号:KR1020130131365
申请日:2013-10-31
Applicant: 한국전자통신연구원
IPC: G06F3/01
CPC classification number: G06F3/01 , G06F3/017 , G06F3/0346
Abstract: 본발명은사용자의손동작을인식하는동작인식장치에관한것이다. 본발명에따른동작인식장치는대상의움직임을기반으로복수의센서신호들을생성하는센서부; 생성된복수의센서신호들을기반으로특징점을추출하는특징점추출부; 추출된특징점을기반으로학습동작을수행하는학습부; 추출된특징점및 학습부의학습동작의결과정보를저장하는저장부; 학습부의학습동작의결과정보를기반으로기준움직임을설정하는움직임선택부; 및설정된기준움직임및 생성된복수의센서신호들을비교하고, 비교결과를기반으로미리설정된동작을수행하는제어부를포함한다.
Abstract translation: 运动识别装置技术领域本发明涉及用于识别用户的手运动的运动识别装置。 本发明的运动识别装置包括:传感器单元,用于根据目标的运动生成多个传感器信号; 特征点提取单元,用于基于所生成的传感器信号来提取特征点; 用于基于所提取的特征点执行学习操作的学习单元; 存储单元,用于存储提取的特征点和学习单元的学习操作的结果信息; 选择单元,用于基于学习单元的学习操作的结果信息来设置基础运动; 以及控制单元,用于比较预设的标准运动和所生成的传感器信号,并且基于比较结果执行预设运动。
-
公开(公告)号:KR101395094B1
公开(公告)日:2014-05-16
申请号:KR1020100094451
申请日:2010-09-29
Applicant: 한국전자통신연구원 , 안동대학교 산학협력단
IPC: G06T7/00
CPC classification number: G06K9/3241 , G06K9/4642 , G06K9/6256
Abstract: 입력 영상에 포함되는 개체를 검출하기 위한 방법 및 시스템이 개시된다. 본 발명의 일 실시예에 따르면, 검출하고자하는 개체가 포함된 배경의 복잡도에 따라, 분할되는 영역의 수가 적은 거시적 스캔 모드 또는 분할되는 영역의 수가 많은 미시적 스캔 모드를 선택하는 단계; 선택된 상기 스캔 모드에 따라 입력 영상을 하나 이상의 영역으로 분할하는 단계; 분할된 영역들 중 서로 유사한 특성을 갖는 인접 영역을 병합하는 단계; 분할 또는 병합된 영역 중 검출하고자하는 특정 개체가 존재하지 않을 가능성이 높은 영역을 제외하여, 탐색 영역을 추출하는 단계; 상기 탐색 영역에서 상기 특정 개체를 검출하기 위한 특징 벡터를 포함하는 특징 데이터를 추출하는 단계; 및 추출된 상기 특징 데이터를 통해 상기 탐색 영역으로부터 상기 개체를 검출하는 단계를 포함하는 개체 검출 방법이 제공된다.
-
-
-
-
-
-
-
-
-