公开(公告)号：KR2019970007366U

公开(公告)日：1997-02-21

申请号：KR2019950016812

申请日：1995-07-08

Applicant: 삼성전자주식회사

Inventor： 김성민

IPC: H02K29/00

公开(公告)号：KR102241974B1

公开(公告)日：2021-04-19

申请号：KR1020140126891

申请日：2014-09-23

Applicant: 삼성전자주식회사

Inventor： 리우빈 ,  김성민 ,  마에다

IPC: H01L29/78 ,  H01L21/336

Abstract: 반도체장치는액티브층, 게이트구조물, 스페이서및 소스/드레인층을포함한다. 액티브층은기판상에형성되어게르마늄(Ge)을포함하며, 제1 게르마늄농도를갖는제1 영역, 및제1 영역양측에접하여제1 영역으로부터멀어질수록점차높아지는상면을가지며제1 게르마늄농도보다작은제2 게르마늄농도를갖는제2 영역을포함한다. 게이트구조물은액티브층의제1 영역상에형성된다. 스페이서는액티브층의제2 영역상에형성되어게이트구조물측벽에접촉한다. 소스/드레인층은액티브층의제2 영역에인접한다.

公开(公告)号：KR102219678B1

公开(公告)日：2021-02-25

申请号：KR1020140104581

申请日：2014-08-12

Applicant: 삼성전자주식회사

Inventor： 리우,빈 ,  김성민

IPC: H01L29/78 ,  H01L21/336

Abstract: 본발명은반도체소자및 이의제조방법에관한것으로, 전계효과트랜지스터를포함하는반도체소자및 이의제조방법에관한것이다. 본발명에따른반도체소자의전계효과트렌지스터들은, SiGe 핀들의서로다른표면 Ge 농도를이용하여, 서로다른문턱전압을가질수 있다. 나아가, 서로다른표면 Ge 농도를갖는 SiGe 핀들을용이하게형성할수 있으므로, 서로다른문턱전압을갖는전계효과트랜지스터들이동시에형성될수 있다.

公开(公告)号：KR102030329B1

公开(公告)日：2019-11-08

申请号：KR1020130061775

申请日：2013-05-30

Applicant: 삼성전자주식회사

Inventor： 김성민 ,  강지수 ,  이동규 ,  차동호

IPC: H01L21/336 ,  H01L29/78

公开(公告)号：KR101920730B1

公开(公告)日：2018-11-22

申请号：KR1020110078747

申请日：2011-08-08

Applicant: 삼성전자주식회사 ,  성균관대학교산학협력단

Inventor： 손정인 ,  차승남 ,  김성민 ,  김상우

IPC: B82B1/00 ,  B82B3/00

CPC classification number: H01L21/02645 ,  H01L21/0237 ,  H01L21/02472 ,  H01L21/02483 ,  H01L21/02513 ,  H01L21/02554 ,  H01L21/02603 ,  H01L21/02631 ,  H01L29/0673 ,  H01L29/0676 ,  H01L29/068 ,  H01L41/113 ,  H01L41/18

Abstract: ZnSnO/ZnO 나노와이어, ZnSnO/ZnO 나노와이어의그 형성방법및 ZnSnO/ZnO 나노와이어를포함하는나노발전소자와, ZnSnO나노와이어의그 형성방법및 ZnSnO나노와이어를포함하는나노발전소자가개시된다. 개시된 ZnSnO/ZnO 나노와이어는코어(core)와상기코어를둘러싸는셸(shell)로구성된코어-셸구조를가지며, 상기코어는 ZnSnO를포함하고, 상기셸은 ZnO를포함한다.

公开(公告)号：KR101878350B1

公开(公告)日：2018-08-08

申请号：KR1020120003078

申请日：2012-01-10

Applicant: 삼성전자주식회사

Inventor： 차승남 ,  김성민 ,  손정인

IPC: H01L41/02 ,  H01L41/22

CPC classification number: H01L41/29 ,  H01L41/113 ,  H01L41/18 ,  H01L41/253

Abstract: 나노압전발전소자가개시된다. 개시된나노압전발전소자는제1전극과제2전극; 상기제1전극과제2전극사이에형성된것으로, 압전소재로이루어지고내부에소정의제1캐리어를함유하는적어도하나의나노구조물; 상기제1캐리어의농도를조절하는농도조절수단;를포함한다.

公开(公告)号：KR1020170142098A

公开(公告)日：2017-12-27

申请号：KR1020170022012

申请日：2017-02-20

Applicant: 삼성전자주식회사

Inventor： 키틀조지에이. ,  오경석 ,  김성민

IPC: H01L21/762 ,  H01L21/324 ,  H01L21/768 ,  H01L21/02 ,  H01L21/225

CPC classification number: H01L21/76205 ,  H01L21/30604 ,  H01L21/324 ,  H01L21/76224

Abstract: 반도체장치의제조방법이제공된다. 반도체장치의제조방법은, 반도체구조체내의캐비티내에, 제1 물질을포함하는제1 층을형성하고, 상기반도체구조체에대해, 상기반도체구조체를제1 시간간격동안적어도 100도의온도로처리하는것을포함하는제1 열처리공정을수행하고, 상기제1 층을에치백(etch back)하여, 감소된두께를갖는감소된제1 층을형성하고, 상기캐비티내에, 제2 물질을포함하는제2 층을형성하고, 상기반도체구조체에대해, 상기반도체구조체를제2 시간간격동안적어도 100도의온도로처리하는것을포함하는제2 열처리공정을수행하여, 상기감소된제1 층과상기제2 층을, 균일한구성성분과밀도를갖는단일층으로형성하는것을포함한다.

Abstract translation: 提供了一种制造半导体器件的方法。 一种制造半导体器件的方法包括：在半导体结构的空腔中形成包括第一材料的第一层，并且在半导体结构的至少100度的温度下将半导体结构处理第一时间间隔 第一层被回蚀以形成具有减小的厚度的减小的第一层，并且在该空腔中形成包括第二材料的第二层， 并且执行用于半导体结构的第二热处理工艺，包括在至少100度的温度下处理半导体结构达第二时间间隔以形成被还原的第一层和第二层， 为了形成具有一个组分密度的单层等。

公开(公告)号：KR101781551B1

公开(公告)日：2017-09-27

申请号：KR1020110072075

申请日：2011-07-20

Applicant: 삼성전자주식회사

Inventor： 김현진 ,  김성민 ,  박종진 ,  손형빈

IPC: H01L41/02 ,  H02N2/00 ,  B06B1/06

CPC classification number: H02N2/18 ,  H01L41/113

Abstract: 전기에너지발생소자가개시된다. 개시된전기에너지발생소자는, 압전특성을가지는물질을포함하는압전구조체와, 일렉트릿특성을가지는물질을포함하는절연성필름을구비하고, 외부에너지에의해절연성필름이압전구조체와접촉하여상기압전구조체가변형됨으로써전기에너지가발생되고, 또절연성필름과이웃하고있는기판과의정전용량변화에따른전기에너지도발생된다.

Abstract translation: 公开了一种电能生成元件。 所公开的电能产生元件包括压电结构，该压电结构包括具有压电特性的物质和包括具有驻极体特性的物质的绝缘膜，并且该绝缘膜通过外部能量与压电结构接触， 产生电能并且根据绝缘膜和与绝缘膜相邻的基板之间的电容变化产生电能。

公开(公告)号：KR101760784B1

公开(公告)日：2017-07-24

申请号：KR1020170047882

申请日：2017-04-13

Applicant: 삼성전자주식회사

Inventor： 이우섭 ,  김무영 ,  박정식 ,  김성민 ,  김윤주 ,  김형태 ,  박동훈 ,  전재웅

IPC: G06Q20/32 ,  H04B5/00

Abstract: 본발명의다양한실시예들에따른휴대용전자장치는전자장치의전면을구성하는제 1 커버; 상기전자장치의후면을구성하는제 2 커버; 상기제 1 커버및 제 2 커버사이에형성된공간내에포함된메모리; 상기공간내에적어도일부포함되고, 상기제 1 커버를통하여노출된디스플레이장치; 상기공간내에포함되고, 상기메모리와전기적으로연결된프로세서; 상기공간내에포함되고, 상기프로세서와전기적으로연결된제 1 안테나및 제 2 안테나; 및상기공간내에포함되고, 상기프로세서와전기적으로연결된적어도하나의센서를포함할수 있다. 상기메모리는, 실행시에, 상기프로세서가상기메모리내에결제정보를저장하고, 사용자의입력에적어도일부응답하여, 상기디스플레이장치에상기결제정보와연관된적어도하나의이미지및/또는텍스트를표시하고, 상기전자장치를이용한결제프로세스의시작여부를결정하고, 상기시작여부의결정에따라, 상기제 1 안테나를통하여상기결제정보와관련된제 1 신호를송신하고, 상기제 2 안테나를통하여외부전자장치가상기결제정보를판독(read)할수 있도록하는인스트럭션들(instructions)을포함할수 있다.

公开(公告)号：KR1020170066914A

公开(公告)日：2017-06-15

申请号：KR1020150173138

申请日：2015-12-07

Applicant: 삼성전자주식회사

Inventor： 김성민 ,  신헌종

IPC: H01L29/78 ,  H01L29/66 ,  H01L29/423 ,  H01L21/8234 ,  H01L29/417

CPC classification number: H01L29/66545 ,  H01L21/28114 ,  H01L21/76224 ,  H01L29/0653 ,  H01L29/66795 ,  H01L29/7851

Abstract: 반도체장치제조방법이제공된다. 반도체장치제조방법은제1 방향으로연장하는핀(fin)을형성하고, 핀을순차적으로덮고, 서로다른불순물농도를가지는복수개의반도체층들을포함하는더미층을형성하고, 더미층을식각하여, 더미게이트전극을형성하는것을포함한다.

Abstract translation: 提供了一种半导体器件制造方法。 一种制造半导体器件的方法包括：形成在第一方向上延伸的鳍;顺序地形成包括具有不同杂质浓度的多个半导体层的虚设层;刻蚀虚设层; 形成虚拟栅电极。