사용자 프로파일을 이용한 상품정보 필터링 장치 및 방법
    81.
    发明公开
    사용자 프로파일을 이용한 상품정보 필터링 장치 및 방법 失效
    使用用户配置文件过滤产品信息的装置和方法

    公开(公告)号:KR1020010057730A

    公开(公告)日:2001-07-05

    申请号:KR1019990061124

    申请日:1999-12-23

    Abstract: PURPOSE: An apparatus and method for filtering product information using a user profile is provided to enable a user to search necessary information by forming a profile, and by performing a filtering of a product according to a preference. CONSTITUTION: An interface unit(11) provides an environment for inputting a preference and a product to be searched. A personalization support unit(12) provides a user profile in which information on a preference of a product is stored. An ontology server unit(13) provides attribute information used in an electronic commerce. A product searching unit(14) performs a search for the product inputted by a user. A result collection unit(15) collects a result searched from the product searching unit(15). A result analyzing unit(16) analyzes the result on the basis of the information provided from the ontology server unit(13). A filtering unit(17) filters the result on the basis of the user profile provided from the personalization support unit(12), and transmits the result to the interface unit(11).

    Abstract translation: 目的:提供一种使用用户简档过滤产品信息的装置和方法,以使用户能够通过形成简档来搜索必要的信息,并且根据偏好进行产品的过滤。 构成:接口单元(11)提供用于输入要搜索的偏好和产品的环境。 个性化支持单元(12)提供用户简档,其中存储关于产品的偏好的信息。 本体服务器单元(13)提供电子商务中使用的属性信息。 产品搜索单元(14)执行用户输入的商品的搜索。 结果收集单元(15)从产品搜索单元(15)收集搜索到的结果。 结果分析单元(16)基于从本体服务器单元(13)提供的信息来分析结果。 过滤单元(17)根据从个人化支持单元(12)提供的用户简档来筛选结果,并将结果发送给接口单元(11)。

    시각적인 화면 설계와 고속 처리가 가능한 동적문서 연동장치 및 그 방법
    82.
    发明公开
    시각적인 화면 설계와 고속 처리가 가능한 동적문서 연동장치 및 그 방법 失效
    用于链接设计视觉屏幕的动态文档和快速处理的设备和方法

    公开(公告)号:KR1020010048898A

    公开(公告)日:2001-06-15

    申请号:KR1019990053776

    申请日:1999-11-30

    Abstract: PURPOSE: A device and a method for linking a dynamic document capable of designing a visual screen and processing rapidly are provided to create a dynamic document at high speed by using a resource of a web application server effectively and separating a visual screen design and a business flow. CONSTITUTION: An application developer(1801) prepares a template which is a basic HTML document for being used in a business using a visual HTML writing unit(1802). A dynamic HTML document(SQL-JHTML document) having a program logic is prepared by appending the prepared template to a script using a resource being managed in a web application server(1805). The prepared dynamic HTML document(SQL-JHTML document) is converted into a pure programming language code capable of automatically using the resource of the web application server(1805) and processing a business. The document converted into the pure programming language code is compiled into an executing code by the corresponding language compiler(1804). The compiled executing code is executed by the web application server(1805). The web application server(1805) initializes and stores a resource as a database connection. The compiled executing code is loaded in an executing code storing device(1806) by a server manager(1809) of a web application server when the web server(1811) is requested the corresponding document by a client(1812) and processes a service. A request is processed using a resource stored in a sharing resource storing device(1808) by a programming language code converted in the corresponding script being appended in a dynamic HTML document in the case that a sharing resource as a database(1810) is used when a request of a client(1812) is processed, and the processing result is transmitted to a client based on a template prepared by the HTML writing unit. The executing code is stored in the executing code storing device(1806).

    Abstract translation: 目的:提供一种用于链接能够快速设计视觉屏幕和处理的动态文档的设备和方法,以便通过有效地使用Web应用服务器的资源并分离可视屏幕设计和业务来高速创建动态文档 流。 构成:应用程序开发人员(1801)准备一个模板,该模板是使用可视HTML写入单元(1802)在业务中使用的基本HTML文档。 具有程序逻辑的动态HTML文档(SQL-JHTML文档)通过使用在web应用服务器中管理的资源将准备好的模板附加到脚本来准备(1805)。 准备的动态HTML文档(SQL-JHTML文档)被转换为能够自动使用Web应用程序服务器(1805)的资源并处理业务的纯编程语言代码。 转换为纯编程语言代码的文档通过相应的语言编译器(1804)编译成执行代码。 所编译的执行代码由web应用服务器执行(1805)。 Web应用服务器(1805)将资源初始化并存储为数据库连接。 当Web服务器(1811)由客户机(1812)请求相应的文档并处理服务时,由web应用服务器的服务器管理器(1809)将已编译的执行代码加载到执行代码存储设备(1806)中。 在使用共享资源作为数据库(1810)的情况下,通过被附加在动态HTML文档中的相应脚本中转换的编程语言代码,使用存储在共享资源存储设备(1808)中的资源来处理请求, 处理客户端(1812)的请求,并且基于由HTML写入单元准备的模板将处理结果发送给客户端。 执行代码被存储在执行代码存储装置(1806)中。

    RAID 시스템에서 디스크 장착상태 변경 검출장치 및 검출방법
    83.
    发明授权
    RAID 시스템에서 디스크 장착상태 변경 검출장치 및 검출방법 失效
    用于检测RAID系统中异步连接和存储磁盘分离的装置和方法

    公开(公告)号:KR100211951B1

    公开(公告)日:1999-08-02

    申请号:KR1019960064200

    申请日:1996-12-11

    Abstract: 본 발명은 RAID 시스템에서 디스크 장착상태 변경 검출장치 및 검출방법에 관한 것으로, 특히 RAID 시스템에서 RAID 제어기로 하여금 디스크 모듈의 장착상태와 디스크 모듈의 추가 및 제거시에 이를 인식할 수 있도록 하여 디스크 관리를 용이하게 하기 위한 디스크 장착상태 변경 검출장치 및 검출방법에 관한 것이다. 본 발명에 따른 디스크 장착상태 변경 검출장치는, RAID 시스템에서 디스크 모듈의 교체, 추가 또는 제거시에 이를 RAID 제어기가 자동적으로 인식하도록 하는 검출장치에 있어서, 디스크 상태 레지스터(20)와, 저장 디스크 상태 레지스터(30)와, 읽기/쓰기 제어수단(50)과, 비교기(40)와, 인터럽트 요청 레지스터(60)와, 인터럽트 마스크 레지스터(70)를 포함하며, 본 발명에 따른 디스크 장착상태 변경 검출방법은, 시스템의 초기화 과정에서 RAID 제어기의 프로세서가 디스크 모듈의 장착상태를 나타내는 디스크 상태 레지스터(20)를 읽어 저장 디스크 상태 레지스터(30)로 저장하는 단계와, 변경된 현재 디스크 모듈의 장착상태를 디스크 상태 레지스터(20)에 저장하는 단계와, 상기한 디스크 상태 레지스터(20)와 상기한 저장 디스크 상태 레지스터(30)의 디스크 모듈 장착상태에 대한 데이터를 비교하여 2개의 데이터 값이 다를 때 인터럽트를 발생하여 상기한 프로세서로 인터럽트를 요청하는 단계를 포함한다.

    패리티 엔진을 이용한 고속 디스테이징 방법
    84.
    发明公开
    패리티 엔진을 이용한 고속 디스테이징 방법 失效
    使用奇偶校验引擎的快速降级方法

    公开(公告)号:KR1019990052573A

    公开(公告)日:1999-07-15

    申请号:KR1019970072066

    申请日:1997-12-22

    Abstract: 본 발명은 패리티 엔진을 이용한 고속 디스테이징(Destaging) 방법에 관한 것으로, 특히 VRAM 패리티 엔진을 이용한 고속 디스크 어레이 제어기에서 발생하는 쓰기 성능 저하를 최소화하기 위한 디스크 어레이의 캐쉬 구성과 관리를 위한 고속 디스테이징 방법에 관한 것이다.
    본 발명에 따른 디스크 캐쉬는 읽기 캐쉬, 쓰기캐쉬, 디스테이징 캐쉬로 구성된다. 이때, 쓰기 캐슁을 쓰기캐쉬와 디스테이징 캐쉬로 나누어 처리한다. 디스테이징 캐쉬는 데이터 블록에다가 중간 패리티를 위한 한 개의 블록만 더 가짐으로써 메모리를 더 적게 사용하고, 쓰기캐쉬에 더 많은 블록 할당이 가능하게 함으로써 캐쉬 적중률을 높일 수 있다. 쓰기 요구는 우선 일단 쓰기캐쉬에 저장된 후에 쓰기캐쉬가 꽉 찬 경우(FULL) 향후 가장 사용될 것 같지 않은 블록들을 디스테이징 캐쉬로 옮긴다. 디스테이징이 요구되면 디스테이징 캐쉬에서 가장 최근에 사용되지 않은 블록들을 선택해 한번의 패리티 연산과 두번의 쓰기 동작만으로 디스테이징이 가능하다. 또 디스테이징 시 블록 패리티 연산은 듀얼 포트(dual port)를 가지는 VRAM 기반 패리티 엔진을 사용하여 계산 속도를 높이고 프로세서의 부담을 줄일 수 있다.

    레이드 레벨 5 시스템에서 캐쉬 관리 방법
    85.
    发明公开
    레이드 레벨 5 시스템에서 캐쉬 관리 방법 无效
    如何在Raid Level 5系统上管理缓存

    公开(公告)号:KR1019980047273A

    公开(公告)日:1998-09-15

    申请号:KR1019960065749

    申请日:1996-12-14

    Abstract: 본 발명은 RAID 레벨 5 시스템에서 쓰기 요구시 수반되는 패리티 연산으로 인한 오버헤드를 줄이기 위한 효율적인 캐쉬 관리와 디스크 오류 복구시 잘못된 데이터의 복구를 방지하고 보다 빠른 디스크 오류 복구로 입출력 성능을 향상시킬 수 있는 RAID 레벨 5 시스템에서 캐쉬 관리 방법이 제시된다.

    HIPSS의 제어기
    86.
    发明公开

    公开(公告)号:KR1019970049370A

    公开(公告)日:1997-07-29

    申请号:KR1019950047873

    申请日:1995-12-08

    Abstract: 본 발명은 디스크 어레이(Disk Array)시스템인 HIPSS(High Performance Storage System)의 제어기 구조에 관한 것으로,그 특징은 프로세서와 지역 메모리와 실시간 클럭 발생기와 직렬 입출력 수단을 프로세서버스로 접속하여 구비하고 있는 HIPSS의 제어기에 있어서, 프로세서 버스에 접속되어 플로피 디스크 드라이버를 제어하는 플로피 디스크 제어수단과, 프로세서 버스와 접속되어 있고 제1PCI버스와 접속되어 데이터 전송을 정합시키는 제1PCI브리지 수단과, 프로세서 버스와 접속되어 있고 제2PCI버스와 접속되어 데이터 전송을 정합시키는 제2PCI 브리지 수단과, 제1PCI버스와 접속되어 데이터를 임시로 저장하는 제2디스크 캐쉬 기억수단과, 제1디스크 캐쉬 기억수단과 접속되어 제1디스크 캐쉬 기억수단에 저장되는 데이터의 패리티를 갱신하고 제1디스크 캐쉬 기억 단과 함께 독립적인 패리티 연산과 디스트 액세스를 보장하는 제1패리티 갱신수단과, 제2디스크 캐쉬 기억수단과 제2디스크 캐쉬 기억수단과 함께 독립적인 패리티 연산과 디스트 액세스를 보장하는 제2패리티 갱신수단과, 제1PCI버스에 접속되어 빠른 SCSI정합을 수행하는 소정 개수의 제2SCSI 정합수단 및 제1PCI버스와 제2PCI버스와 접속되어 넓은 SCSI정합수단을 수행하는 호스트 정합수단을 포함하여, 두 개의 대칭적 PCI버스를 가지는 데에 있으므로, 상술한 바와 같은 본 발명은 대용량의 저장기능,데이터 가용성 향상, 고성능 입출력 성능을 얻을 수 있다는 데에 그 효과가 있다.

    컴퓨터 시스템의 성능향상을 위한 입출력 프로세서

    公开(公告)号:KR1019950020144A

    公开(公告)日:1995-07-24

    申请号:KR1019930027858

    申请日:1993-12-15

    Abstract: 본 발명은 컴퓨터 시스템의 성능향상을 위한 입출력 프로세서에 관한 것으로, 입출력 프로세서 내의 버퍼 메모리를 분리하여 다중의 SCSI 버스가 상기 버퍼 메모리를 공유하도록 하고, DMAC와 프로에서의 독립적인 동작을 위한 어드레스 및 데이타 패스를 구성한 입출력 프로세서에 관한 것이다. 이에 본 발명은 다중의 SCSI버스를 제어하는 복수개의 SCSI 제어기와, 하위어드레스 영역으로 SCSI#1과 SCSI#2가 공유하는 제1뱅크와 상위 어드레스 영역으로 SCSI#3과 SCSI#4가 공유하는 제2뱅크로 나누는 2개의 데이타 버퍼메모리와, 상기 데이타 버퍼메모리 뱅크를 제어하는 버퍼메모리 제어기로 구성된다. 상기한 구성요소에 의해 본 발명은 다중의 SCSI버스간의 충돌을 줄이는 작용을 한다.

    32비트 마이크로 프로세서를 이용한 64비트 데이타전송회로
    89.
    发明授权
    32비트 마이크로 프로세서를 이용한 64비트 데이타전송회로 失效
    64位数据传输电路采用32位微处理器

    公开(公告)号:KR1019920009452B1

    公开(公告)日:1992-10-16

    申请号:KR1019900021868

    申请日:1990-12-26

    Abstract: The circuit is for transmitting 64 bit data using 32 bit microprocessor to improve the efficiency of buses and the speed of operation. It includes a 32-bit microprocessor (1) for transmitting and receiving data by 32 bits to and from a data bus (DATA BUS) through a bus (2), a control register (3) for generating a 64 bit signal (64TR) according to the 1 bit signal from the the microprocessor (1), an address decoder (4), a local memory controller (5) for generating data acknowledge signal (LMDTACK), and local memory section (6) composed of two banks (Bank0,Bank1).

    Abstract translation: 该电路用于使用32位微处理器传输64位数据,以提高总线的效率和运行速度。 它包括一个32位微处理器(1),用于通过总线(2)向数据总线(DATA BUS)发送和从数据总线(DATA BUS)发送和接收数据,用于产生64位信号(64TR)的控制寄存器(3) 根据来自微处理器(1)的1位信号,地址解码器(4),用于产生数据确认信号(LMDTACK)的本地存储器控制器(5)和由两个存储体组成的本地存储器部分(6) ,Bank1的)。

Patent Agency Ranking