-
公开(公告)号：KR101395089B1
公开(公告)日：2014-05-16
申请号：KR1020100095838
申请日：2010-10-01
Applicant: 한국전자통신연구원 , 안동대학교 산학협력단
CPC classification number: H04N7/181 , G06K9/00805
Abstract: 이동 수단에 적용되는 장애물 감지 시스템 및 방법이 개시된다. 본 발명의 일 실시예에 따르면, 적어도 하나의 레이저 광원으로부터 목표 거리의 지면을 향해 주사된 레이저 빔만을 선별 수신하여 제1 영상 정보로서 획득하는 제1 영상 획득부; 실제 주변 환경에 대한 영상을 제2 영상 정보로서 획득하는 제2 영상 획득부; 상기 제1 영상 정보를 이용하여 상기 레이저 빔의 선 정보를 3차원 형상 인식 신호 처리하여 장애물을 형상 인식하고, 상기 제2 영상 정보를 패턴 인식 신호 처리하여 장애물을 패턴 인식하는 영상 인식부; 및 상기 형상 인식된 장애물과 상기 패턴 인식된 장애물이 일치하는지 여부에 따라 인식된 장애물들을 분류하여, 상기 목표 거리 내의 장애물 존재에 따른 충돌 가능성을 판단하는 위험 판단부를 포함하는 장애물 감지 시스템이 제공된다.
-
公开(公告)号：KR101314056B1
公开(公告)日：2013-10-01
申请号：KR1020100056982
申请日：2010-06-16
Applicant: 한국전자통신연구원
Abstract: 본 발명은 1개의 가산기를 이용하여 효율적인 절대차 연산이 가능한 절대차 연산 장치에 관한 것이다.
본 발명에 따른 절대차 연산 장치는,2개의 정수간 크기를 비교하는 비교기; 상기 비교기에 의한 비교 결과에 따라 상기 2개의 정수중 하나를 각각 선택하여 출력하는 제1 및 제2 선택기; 상기 제2 선택기의 선택 결과값을 보수 처리하는 인버터; 및 상기 제1 선택기의 선택 결과값과 상기 인버터에 의해 보수 처리된 값과 1을 가산하는 가산기를 포함한다.-
公开(公告)号：KR1020130067612A
公开(公告)日：2013-06-25
申请号：KR1020110134351
申请日：2011-12-14
Applicant: 한국전자통신연구원
CPC classification number: G06K9/6269 , G06K9/4614 , G06T7/00
Abstract: PURPOSE: A feature vector classification device and a recognition device using the same are provided to reduce a running time and size of hardware in a process of feature vector extraction and classification. CONSTITUTION: A feature vector extractor(10) generates and extracts a feature vector and a normalized value from an inputted image. A feature vector classifier(20) normalizes the feature vector based on the normalized value and recognizes the inputted image through classification of the normalized feature vector. A search window inputted in a recognition device(1) is classified according to an index of the classified feature vector. [Reference numerals] (10) Feature vector extractor; (20) Feature vector classifier; (AA) Searching window; (BB) Feature vector
Abstract translation: 目的：提供特征向量分类装置和使用该特征向量分类装置的识别装置，以在特征向量提取和分类过程中减少硬件的运行时间和大小。 构成：特征向量提取器（10）从输入图像生成并提取特征向量和归一化值。 特征向量分类器（20）基于归一化值对特征向量进行归一化，并通过归一化特征向量的分类来识别输入的图像。 输入到识别装置（1）中的搜索窗口根据分类的特征向量的索引进行分类。 （附图标记）（10）特征向量提取器; （20）特征向量分类器; （AA）搜索窗口; （BB）特征向量
-
公开(公告)号：KR1020130044576A
公开(公告)日：2013-05-03
申请号：KR1020110108709
申请日：2011-10-24
Applicant: 한국전자통신연구원
IPC: G01H11/00
CPC classification number: H03F3/08
Abstract: PURPOSE: A sound sensing circuit and an amplifying circuit thereof provide a stable bias voltage without using a source follower and obtain the amplifying circuit of a small size. CONSTITUTION: A sound sensing circuit(100) comprises a sensor unit(110), an amplifying unit(130), and a bias voltage generating unit(120). The sensor unit responses the sound pressure of acoustic signals, thereby generating AC signals. The amplifying unit receives the AC signals, thereby amplifying the same. The bias voltage generating unit generates the bias voltage for the amplifying unit. The bias voltage generating unit includes a current source and a current-voltage converting circuit. The current source provides a power current. The current-voltage converting circuit converts the power current into the bias voltage and reduces noise caused by the power current. [Reference numerals] (120) Bias voltage generating unit; (130) Amplifying unit
Abstract translation: 目的：声传感电路及其放大电路不使用源极跟随器提供稳定的偏置电压，并获得小尺寸的放大电路。 构成：声音传感电路（100）包括传感器单元（110），放大单元（130）和偏置电压产生单元（120）。 传感器单元响应声信号的声压，从而产生AC信号。 放大单元接收AC信号，从而对其进行放大。 偏置电压产生单元产生用于放大单元的偏置电压。 偏置电压产生单元包括电流源和电流 - 电压转换电路。 电流源提供电源电流。 电流 - 电压转换电路将功率电流转换成偏置电压并降低由功率电流引起的噪声。 （附图标记）（120）偏压生成部; （130）放大单元
-
公开(公告)号：KR101202738B1
公开(公告)日：2012-11-20
申请号：KR1020080131186
申请日：2008-12-22
Applicant: 한국전자통신연구원
CPC classification number: G06F13/122
Abstract: 본 발명은 복수의 채널을 통해 데이터를 전송하는 멀티 채널 데이터 전송 장치에 관한 것이다.
본 발명에 따른 멀티 채널 데이터 전송 장치는 복수의 주변 장치에 각각 연결되는 복수의 채널 제어기; 상기 각각의 채널 제어기의 동작을 제어하기 위한 설정 데이터를 저장하는 복수의 제어 레지스터; 및 상기 복수의 채널 제어기의 전부 또는 일부에 공통으로 적용되는 공통 설정 데이터를 상기 복수의 제어 레지스터의 전부 또는 일부에 전달하는 공통 레지스터 제어부를 포함한다.
본 발명에 따른 멀티 채널 데이터 전송 장치는 멀티 채널 전송시 수반되는 레지스터 설정의 반복을 최소화함으로써 프로세서에 의한 제어 부하를 줄일 수 있고 시스템 버스의 효율을 향상시킬 수 있다.-
Patent Agency Ranking
公开(公告)号：KR1020120032897A
公开(公告)日：2012-04-06
申请号：KR1020100094451
申请日：2010-09-29
Applicant: 한국전자통신연구원 , 안동대학교 산학협력단
IPC: G06T7/00
CPC classification number: G06K9/3241 , G06K9/4642 , G06K9/6256
Abstract: PURPOSE: A method for detecting an entity and a system thereof are provided to perform an entity detection algorithm in the remaining areas excluding the area in which a target detection object does not exist. CONSTITUTION: An image is inputted to an entity detection system(S410). The entity detection system extracts a search area for the image(S420). When the search area has been extracted, the entity detection system extracts feature data from the image(S430). After extracting the feature data, the entity detection system finally detects an entity through a boosting classifier based model such as Adaboost algorithm, and so on(S440).
Abstract translation: 目的：提供一种用于检测实体的方法及其系统，以在除了目标检测对象不存在的区域之外的剩余区域中执行实体检测算法。 构成：将图像输入到实体检测系统（S410）。 实体检测系统提取图像的搜索区域（S420）。 当提取搜索区域时，实体检测系统从图像中提取特征数据（S430）。 提取特征数据后，实体检测系统最终通过基于提升分类器的Adaboost算法等进行实体检测（S440）。
-
公开(公告)号：KR1020100073242A
公开(公告)日：2010-07-01
申请号：KR1020080131861
申请日：2008-12-23
Applicant: 한국전자통신연구원 , 광운대학교 산학협력단
CPC classification number: H04N19/129 , H03M7/42 , H04N19/42
Abstract: PURPOSE: A bit stream processor processing a variable length code codec is provided to support a multi-standard codec by using a syntax processor which controls a table storing a plurality of zigzag scan orders. CONSTITUTION: A syntax processor(170) outputs a run value and a level value by syntax-processing a bit stream. A zigzag table(190) stores a plurality of zigzag scan orders. A run-level processor(150) performs the run-level decoding by receiving the run value and the level value. The run-level processor stores the execution result according to the zigzag order corresponding to the codec of the bit stream among the zigzag scan orders. The syntax processor stores a new zigzag scan order in the zigzag table. The run-level processor is comprised of a hardwired logic. The syntax processor comprises a general microprocessor.
Abstract translation: 目的：提供处理可变长度代码编解码器的位流处理器，以通过使用控制存储多个之字形扫描顺序的表的语法处理器来支持多标准编解码器。 构成：语法处理器（170）通过语法处理位流来输出运行值和电平值。 之字形表（190）存储多个锯齿形扫描顺序。 运行级处理器（150）通过接收运行值和电平值来执行运行级解码。 运行级处理器根据在Z字形扫描顺序中与比特流的编解码器相对应的之字形顺序存储执行结果。 语法处理器在Z字形表中存储新的之字形扫描顺序。 运行级处理器由硬连线逻辑组成。 语法处理器包括通用微处理器。
-
公开(公告)号：KR100960148B1
公开(公告)日：2010-05-27
申请号：KR1020080042497
申请日：2008-05-07
Applicant: 한국전자통신연구원
CPC classification number: G06F9/3001 , G06F9/30189 , G06F9/3802 , G06F9/3885
Abstract: 데이터 프로세싱 회로는, 동작 제어 신호 및 메모리 제어 신호를 출력하는 제어 유닛과, 각각이 상기 메모리 제어 신호에 응답해서 명령을 출력하는 복수의 프로그램 메모리들, 그리고 각각이 상기 동작 제어 신호에 응답해서 상기 복수의 프로그램 메모리들로부터의 명령들 중 어느 하나를 선택적으로 수행하는 연산기들을 포함하여 동작 환경에 따라서 유연하게 동작 모드 변환이 가능하다.
Abstract translation: 数据处理电路包括：控制单元，用于输出操作控制信号和存储器控制信号;多个程序存储器，每个用于响应于存储器控制信号输出命令; 以及一个操作单元，用于有选择地从多个程序存储器的程序存储器中执行任何一个指令。
-
公开(公告)号：KR100959136B1
公开(公告)日：2010-05-25
申请号：KR1020080069127
申请日：2008-07-16
Applicant: 한국전자통신연구원
CPC classification number: G06F13/28
Abstract: 본 발명에 따른 직접 메모리 접근 제어기는: 복수의 직접 메모리 접근 채널들을 각각 갖는 복수의 채널 그룹들; 및 채널 그룹 단위로 직접 메모리 접근 채널들의 활성화를 제어하는 채널 그룹 제어기를 포함하되, 상기 채널 그룹 제어기는 데이터 전송시 상기 복수의 채널 그룹들 중 적어도 하나의 채널 그룹의 직접 메모리 접근 채널을 활성화시키는 것을 특징으로 한다.
DMAC, 그룹, 채널 활성화, 대용량-
公开(公告)号：KR1020100008575A
公开(公告)日：2010-01-26
申请号：KR1020080069127
申请日：2008-07-16
Applicant: 한국전자통신연구원
CPC classification number: G06F13/28
Abstract: PURPOSE: A direct memory access controller and a data transmitting method of direct memory access channel are provided to transmit bulk block data by controlling multiple DMA channels. CONSTITUTION: A plurality of channel groups(220,230) have a plurality of DMA channels. The channel group controller(210) controls the activation of DMA channels to the channel group unit. The channel group controller activates the DMA channel of one or more channel groups in data transmission among a plurality of channel groups. The DMA channels of access channels offer the dual-port interface. The DMA channels are physically independent.
Abstract translation: 目的：提供直接存储器访问控制器和直接存储器访问通道的数据传输方法，通过控制多个DMA通道来传输批量块数据。 构成：多个通道组（220,230）具有多个DMA通道。 信道组控制器（210）控制对信道组单元的DMA信道的激活。 信道组控制器在多个信道组之间的数据传输中激活一个或多个信道组的DMA信道。 接入通道的DMA通道提供双端口接口。 DMA通道在物理上是独立的。
-
-
-
-
-
-
-
-
-
Search Results
230
records
(took 0.027 seconds)
