公开(公告)号：KR100249827B1

公开(公告)日：2000-03-15

申请号：KR1019970071624

申请日：1997-12-22

Applicant: 한국전자통신연구원

Inventor： 박종문 ,  윤용선 ,  진영모 ,  백규하 ,  남기수

IPC: H01L21/28

Abstract: 본 발명은 반도체 소자의 제조 공정시 미세패턴이 가능한 다층 금속배선의 제조방법을 제공한다.
본 발명의 다층 금속배선 방법은 반도체 소자가 형성되어 있는 기판상에 1차 금속 배선층과 상층 금속과의 접속을 위한 필라를 형성하기 위해 필라 형성용 금속막을 차례로 적층하고, 필라 형성용 금속막상에 감광막 패턴을 형성하여 산화막을 패터닝하여 산화막 패턴을 필라 형성용 마스크 패턴으로 이용 하며, 산화막으로 식각 마스크 패턴을 형성한 후, 1차 금속 배선층의 패턴 형상을 가지는 감광막 패턴을 형성하고, 감광막 패턴을 식각 마스크로 이용하여 필라 형성용 금속막을 식각하여 1차 금속 배선의 패터닝 형상을 필라 형성용 금속막에 형성한 후, 감광막 패턴을 제거하고 산화막으로된 마스크 패턴을 식각 마스크로 이용하여, 필라 형성용 금속막과 1차 금속 배선층을 동시에 패터닝하여 필라와 1차 금속배선을 형성하는 공정에 이루어진다.
본 발명은 필라를 형성하기 위한 마스크로서 산화막을 이용하므로서 단차의 발생을 없앨 수 있어, 1층이상의 상층 금속층을 미세하게 패터닝할 수 있다.

公开(公告)号：KR1020000002810A

公开(公告)日：2000-01-15

申请号：KR1019980023728

申请日：1998-06-23

Applicant: 한국전자통신연구원

Inventor： 박종문 ,  윤용선 ,  진영모 ,  백규하

IPC: H01J9/02

Abstract: PURPOSE: A method for manufacturing a gate electrode of a field emission device containing a silicon tip is provided to use an optical contrast increasing material. CONSTITUTION: A method for manufacturing a gate electrode comprises: a first process depositing a poly silicon or an amorphous silicon(1) on a glass substrate(10) for depositing a gate insulating film(2) at a low temperature after forming a silicon tip(9); a second process depositing a gate electrode metal layer(3) for depositing a thin film(5) for a gate electrode masking on the metal layer; a third process forming a gate opening shape on a photoresist(6) as a magnetic array shape; and a fourth process patterning and etching the gate electrode after wet typed etching a part of a gate insulating oxidized film(2) using an etching liquid for exposing a tip.

Abstract translation: 目的：提供一种用于制造包含硅尖端的场致发射器件的栅电极的方法，以使用增加光学对比度的材料。 构成：用于制造栅电极的方法包括：在形成硅尖端之后在低温下沉积栅极绝缘膜（2）的玻璃基板（10）上沉积多晶硅或非晶硅（1）的第一工艺 （9）; 沉积栅电极金属层（3）的第二工艺，用于沉积用于金属层上的栅极电极的薄膜（5）; 在光致抗蚀剂（6）上形成作为磁性阵列形状的开口形状的第三工序; 以及使用用于暴露尖端的蚀刻液湿式蚀刻部分栅极绝缘氧化膜（2）之后，对栅电极进行图案化和蚀刻的第四工艺。

公开(公告)号：KR100194599B1

公开(公告)日：1999-07-01

申请号：KR1019950042597

申请日：1995-11-21

Applicant: 한국전자통신연구원

Inventor： 박종문 ,  구진근 ,  김기홍 ,  현영철 ,  박민

IPC: H01J31/15

CPC classification number: H01J9/025

Abstract: 본 발명은 실리콘 팁을 갖는 필드 에미션 디스플레이 소자 제조방법에 관한 것으로서,종래기술의 열산화막을 마스킹층으로 활용하여 실리콘 식각을 수행함으로써 제조공정이 복잡하고 팁의 전자방출 효율이 저하되며,흠의 발생빈도가 높았던 문제점을 해결하기 위해 본 발명은 감광막 패턴을 마스킹층으로 하여 언더 컷(under-cut)형태의 단면형상 특성을 갖는 실리콘 팁을 실리콘 기판을 식각해서 얻은 후 실리콘 팁 위에와 실리콘 팁을 실리콘 기판을 식각해서 얻은 후 실리콘 팁 위에와 실리콘 팁 이외의 부분에서 단차 피복성이 좋지 않은 증착 산화막을 동시에 형성시킬 때 서로 분리되어 형성됨으로써 제조공정 감축, 흠 발생빈도 감소에 따른 수율 향상,팁의 방출효성을 향상등의 효과를 얻을 수 있는 것이다.

公开(公告)号：KR1019980050464A

公开(公告)日：1998-09-15

申请号：KR1019960069287

申请日：1996-12-20

Applicant: 한국전자통신연구원

Inventor： 노태문 ,  이대우 ,  박종문 ,  백규하 ,  구진근 ,  남기수

IPC: H01L27/02

Abstract: 아날로그 CMOS IC(집적회로: integrated circuits)에는 CMOS 소자와 수동소자(저항, 캐패시터 등)가 포함된다. 아날로그 CMOS IC를 제조하는 방법은 CMOS 소자를 제작한 후 수동소자를 제작하는 방법과 다결정실리콘을 이용하여 저항과 캐패시터의 하층 전극을 먼저 형성한 후에 캐패시터 절연막을 형성하고 게이트 절연막을 성장시킨 후 게이트 전극을 형성하여 CMOS 소자과 다결정실리콘 캐패시터를 제작하는 방법이 있다. 후자의 방법은 저항 소자를 먼저 제작하고 CMOS 소자를 제작함으로서 수동소자를 제작할 때 CMOS 소자에 미치는 영향을 줄일 수 있지만, 전체 공정이 복잡해질 뿐만아니라 CMOS 소자의 균일성과 재현성에 문제가 발생된다. 전자는 CMOS 소자를 제작하고 수동소자를 제작하기 때문에 CMOS 소자의 특성의 재현성과 균일성이 우수하게 할 수 있으나, 수동소자를 제작할 때 CMOS 소자에 영향을 미칠 수 있게 된다.
따라서 본 발명에서는 아날로그 CMOS IC 제조공정에 있어서 CMOS 소자의 특성을 나쁘게 하지 않고 수동소자를 제작하는 방법에 관한 것이다. 이 방법은 CMOS 소자를 제작한 후에 산소나 기타 불순물이 투과되지 않는 질화막을 소자가 형성되는 전면에 증착후에 수동소자인 캐패시터가 형성되는 부분의 질화막을 제거하고 캐패시터 절연막을 형성한 다음에 저항과 다결정실리콘 캐패시터의 상층 전극인 다결정실리콘을 증착하여 수동소자를 제작하는 것이다. 이 방법은 캐패시터 절연막을 형성하기 위하여 다결정실리콘을 산화시키거나 저압화학증착법으로 절연막을 증착시킬 때 CMOS 소자 채널 가장자리에 산화막이 성장되거나 소자에 불순물이 도입되어 소자의 특성이 나빠지는 것을 억제할 수 있다.

公开(公告)号：KR1019970030935A

公开(公告)日：1997-06-26

申请号：KR1019950042597

申请日：1995-11-21

Applicant: 한국전자통신연구원

Inventor： 박종문 ,  구진근 ,  김기홍 ,  현영철 ,  박민

IPC: H01J31/15

Abstract: 본 발명은 실리콘 팁을 갖는 필드 에미션 디스플레이 소자 제조방법에 관한 것으로서, 종래기술의 열산화막을 마스킹층으로 활용하여 실리콘 식각을 수행함으로써 제조공정이 복잡하고 팁의 전자방출이 효율이 저하되며, 홈의 발생빈도가 높았던 문제점을 해결하기 위해 본 발명은 감광막 패턴을 마스킹층으로 하여 언더 컷(under-cut)형태의 단면형상 특성을 갖는 실리콘 팁을 실리콘 기판을 식각해서 얻은 후 실리콘 팁 위에와 실리콘 팁 이외의 부분에서 단차 피복성이 좋지 않은 증착 산화막을 동시에 형성시킬 때 서로 분리되어 형성됨으로써 제조공정 감축, 홈 발생빈도 감소에 따른 수율 향상, 팁의 방출효율 향상등의 효과를 얻을 수 있는 것이다.

公开(公告)号：KR1019940010597B1

公开(公告)日：1994-10-24

申请号：KR1019910018988

申请日：1991-10-28

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박종문 ,  최창억 ,  진영모 ,  현영철 ,  박희복 ,  임태영

IPC: G03F7/26

Abstract: The wet etching technique reduces the fabrication steps of semiconductor devices and manufacturing cost by both etching of Al metal thin film and removing Si remnant. The wet etching technique comprises (A) employing the mixture of the conventional Al wet etching etchant with 0.5 % to 1 % NH4F; (B) wet etching of Al thin film with 1 % Si (1) and removing simultaneously Si remnant on the nitride layer (2).

Abstract translation: 湿蚀刻技术通过蚀刻Al金属薄膜和去除Si残留物来减少半导体器件的制造步骤和制造成本。 湿式蚀刻技术包括（A）采用常规Al湿蚀刻蚀刻剂与0.5％至1％NH4F的混合物; （B）用1％Si（1）湿式蚀刻Al薄膜，同时在氮化物层（2）上同时去除Si残余物。

公开(公告)号：KR1019940010596B1

公开(公告)日：1994-10-24

申请号：KR1019910018987

申请日：1991-10-28

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 최창억 ,  권오준 ,  박종문 ,  장기호 ,  김승탁 ,  임태영

IPC: G03F7/26

Abstract: The wet etching method improves the step coverage of various thin films by using BHF solution with a little amount of ethyl alcohol. The method comprises (A) priming hexamethyldisilazane for five minutes on the thermal oxide (2); (B) spreading the positive photoresist (5) and soft baking and, then hard baking; (C) etching the thermal oxide (2) by using BHF solution with ethanol.

Abstract translation: 湿式蚀刻方法通过使用BHF溶液与少量乙醇来提高各种薄膜的台阶覆盖率。 该方法包括（A）在热氧化物（2）上引发六甲基二硅氮烷五分钟; （B）铺展正性光致抗蚀剂（5）和软烘烤，然后硬烘烤; （C）用BHF溶液用乙醇蚀刻热氧化物（2）。