公开(公告)号：US09318527B2

公开(公告)日：2016-04-19

申请号：US14399824

申请日：2013-05-06

Applicant: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENE ALT

Inventor： Stephanie Huet ,  Abdenacer Ait-Mani ,  Lea Di Cioccio

IPC: H01L27/146 ,  H01L23/00

CPC classification number: H01L27/1469 ,  H01L24/03 ,  H01L24/05 ,  H01L24/08 ,  H01L24/19 ,  H01L24/80 ,  H01L27/14632 ,  H01L27/14636 ,  H01L27/1465 ,  H01L27/14687 ,  H01L27/14692 ,  H01L2224/03845 ,  H01L2224/04105 ,  H01L2224/05571 ,  H01L2224/05647 ,  H01L2224/08147 ,  H01L2224/19 ,  H01L2224/221 ,  H01L2224/80201 ,  H01L2224/80357 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/80948 ,  H01L2224/96 ,  H01L2924/00014 ,  H01L2924/12036 ,  H01L2924/12043 ,  H01L2924/351 ,  H01L2224/80001 ,  H01L2924/00012 ,  H01L2224/05552 ,  H01L2924/00

Abstract: A method for producing at least one photosensitive infrared detector by assembling a first electronic component including plural photodiodes sensitive to infrared radiation and a second electronic component including at least one electronic circuit for reading the plurality of photodiodes, an infrared detector, and an assembly for producing such a detector, the method including: production, on each one of the first and second components, of a connection face formed at least partially by a silicon oxide (SiO2)-based layer; bonding the first component and the second component by the connection faces thereof, thus performing the direct bonding of the two components. The method can simplify hybridization of heterogeneous components for producing an infrared detector.

Abstract translation: 一种用于通过组装包括对红外线辐射敏感的多个光电二极管的第一电子部件和包括至少一个用于读取多个光电二极管的电子电路的第二电子部件来生产至少一个光敏红外检测器的方法，红外检测器和用于产生 这种检测器，该方法包括：在第一和第二部件中的每一个上生产至少部分由基于氧化硅（SiO 2）的层形成的连接面; 通过其连接面将第一部件和第二部件接合，由此执行两个部件的直接接合。 该方法可以简化用于产生红外检测器的异质组分的杂交。

公开(公告)号：US09209143B2

公开(公告)日：2015-12-08

申请号：US14038248

申请日：2013-09-26

Applicant: Intel IP Corporation

Inventor： Georg Seidemann ,  Sven Albers ,  Teodora Ossiander ,  Michael Skinner ,  Hans-Joachim Barth ,  Harald Gossner ,  Reinhard Mahnkopf ,  Christian Mueller ,  Wolfgang Molzer

IPC: H01L23/48 ,  H01L23/52 ,  H01L29/40 ,  H01L23/00 ,  H01L25/065 ,  H01L25/00

CPC classification number: H01L24/09 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/08 ,  H01L24/13 ,  H01L24/16 ,  H01L24/48 ,  H01L24/80 ,  H01L24/81 ,  H01L25/0655 ,  H01L25/50 ,  H01L2224/03444 ,  H01L2224/0346 ,  H01L2224/03602 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05009 ,  H01L2224/05013 ,  H01L2224/05014 ,  H01L2224/05015 ,  H01L2224/05016 ,  H01L2224/05553 ,  H01L2224/05556 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/0558 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/06135 ,  H01L2224/06155 ,  H01L2224/06183 ,  H01L2224/08054 ,  H01L2224/08056 ,  H01L2224/08057 ,  H01L2224/08121 ,  H01L2224/08137 ,  H01L2224/08225 ,  H01L2224/09135 ,  H01L2224/09183 ,  H01L2224/1134 ,  H01L2224/131 ,  H01L2224/16137 ,  H01L2224/48137 ,  H01L2224/80201 ,  H01L2224/80895 ,  H01L2224/81203 ,  H01L2224/94 ,  H01L2924/00014 ,  H01L2924/1434 ,  H01L2224/03 ,  H01L2924/014 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: An apparatus comprises a first integrated circuit (IC) die that includes a top layer, a bottom surface, a sidewall surface extending from a top surface of the top layer to the bottom surface, and at least one multi-surface contact pad, a second IC die including a top layer, a bottom surface, a sidewall surface extending from a top surface of the top layer to the bottom surface, and at least one multi-surface contact pad, wherein the second IC die is arranged adjacent to the first IC die, and includes an electrically conductive bond in contact with at least one of the top surface or the side surface of the multi-surface contact pad of the first IC die and the top surface of the multi-surface contact pad of the second IC die.

Abstract translation: 一种装置包括第一集成电路（IC）芯片，其包括顶层，底表面，从顶层的顶表面延伸到底表面的侧壁表面，以及至少一个多表面接触垫，第二 IC芯片包括顶层，底面，从顶层的顶表面延伸到底表面的侧壁表面，以及至少一个多表面接触焊盘，其中第二IC管芯被布置为与第一IC 并且包括与第一IC管芯的多表面接触焊盘的顶表面或侧表面中的至少一个与第二IC管芯的多表面接触焊盘的顶表面接触的导电接合 。

公开(公告)号：US09087905B2

公开(公告)日：2015-07-21

申请号：US13633973

申请日：2012-10-03

Applicant: INTERNATIONAL BUSINESS MACHINES CORPORATION

Inventor： Cheng-Wei Cheng ,  Shu-Jen Han ,  Masaharu Kobayashi ,  Ko-Tao Lee ,  Devendra K. Sadana ,  Kuen-Ting Shiu

IPC: H01L21/30 ,  H01L29/786 ,  H01L21/683 ,  H01L23/00

CPC classification number: H01L24/89 ,  H01L21/02381 ,  H01L21/02389 ,  H01L21/6835 ,  H01L24/03 ,  H01L24/05 ,  H01L24/08 ,  H01L24/80 ,  H01L24/92 ,  H01L29/78603 ,  H01L29/78681 ,  H01L2221/68363 ,  H01L2221/68377 ,  H01L2221/68381 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/0361 ,  H01L2224/03914 ,  H01L2224/05617 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/08145 ,  H01L2224/08225 ,  H01L2224/08245 ,  H01L2224/80004 ,  H01L2224/80006 ,  H01L2224/80052 ,  H01L2224/80201 ,  H01L2224/80203 ,  H01L2224/80379 ,  H01L2224/80801 ,  H01L2224/8083 ,  H01L2224/80894 ,  H01L2224/9202 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/01032 ,  H01L2224/03 ,  H01L2924/00

Abstract: A device and method for fabrication includes providing a first substrate assembly including a first substrate and a first metal layer formed on the first substrate and a second substrate assembly including a second substrate and a second metal layer formed on the second substrate. The first metal layer is joined to the second metal layer using a cold welding process wherein one of the first substrate and the second substrate includes a semiconductor channel layer for forming a transistor device.

公开(公告)号：US09034728B2

公开(公告)日：2015-05-19

申请号：US13784001

申请日：2013-03-04

Applicant: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENE ALT

Inventor： Patrick Leduc

IPC: H01L21/02 ,  H01L21/18 ,  H01L23/29 ,  H01L23/00

CPC classification number: H01L21/0226 ,  H01L21/187 ,  H01L23/293 ,  H01L24/05 ,  H01L24/80 ,  H01L2221/1047 ,  H01L2224/05186 ,  H01L2224/05571 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/08147 ,  H01L2224/80007 ,  H01L2224/8001 ,  H01L2224/80201 ,  H01L2224/80357 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2224/05552 ,  H01L2924/04941 ,  H01L2924/04953

Abstract: A method for direct bonding between a first element and a second element, including at least the following steps: deposition of at least one first porous layer on at least one face of the first element, where the first porous layer is compressible, production of at least one bonding layer on the first porous layer, rigid connection by direct bonding of the second element with the first bonding layer.

Abstract translation: 一种用于在第一元件和第二元件之间直接结合的方法，至少包括以下步骤：在第一元件的至少一个表面上沉积至少一个第一多孔层，其中第一多孔层是可压缩的， 在第一多孔层上的至少一个结合层，通过第二元件与第一粘结层的直接接合来进行刚性连接。

公开(公告)号：US20140094006A1

公开(公告)日：2014-04-03

申请号：US13633973

申请日：2012-10-03

Applicant: INTERNATIONAL BUSINESS MACHINES CORPORATION

Inventor： Cheng-Wei Cheng ,  Shu-Jen Han ,  Masaharu Kobayashi ,  Ko-Tao Lee ,  Devendra K. Sadana ,  Kuen-Ting Shiu

IPC: H01L21/60 ,  H01L21/336

CPC classification number: H01L24/89 ,  H01L21/02381 ,  H01L21/02389 ,  H01L21/6835 ,  H01L24/03 ,  H01L24/05 ,  H01L24/08 ,  H01L24/80 ,  H01L24/92 ,  H01L29/78603 ,  H01L29/78681 ,  H01L2221/68363 ,  H01L2221/68377 ,  H01L2221/68381 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/0361 ,  H01L2224/03914 ,  H01L2224/05617 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/08145 ,  H01L2224/08225 ,  H01L2224/08245 ,  H01L2224/80004 ,  H01L2224/80006 ,  H01L2224/80052 ,  H01L2224/80201 ,  H01L2224/80203 ,  H01L2224/80379 ,  H01L2224/80801 ,  H01L2224/8083 ,  H01L2224/80894 ,  H01L2224/9202 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/01032 ,  H01L2224/03 ,  H01L2924/00

Abstract: A device and method for fabrication includes providing a first substrate assembly including a first substrate and a first metal layer formed on the first substrate and a second substrate assembly including a second substrate and a second metal layer formed on the second substrate. The first metal layer is joined to the second metal layer using a cold welding process wherein one of the first substrate and the second substrate includes a semiconductor channel layer for forming a transistor device.

公开(公告)号：US08471377B2

公开(公告)日：2013-06-25

申请号：US13091204

申请日：2011-04-21

Applicant: Naoki Kosaka ,  Hirotaka Amasuga ,  Kou Kanaya

Inventor： Naoki Kosaka ,  Hirotaka Amasuga ,  Kou Kanaya

IPC: H01L23/02 ,  H01L21/00

CPC classification number: H01L24/80 ,  H01L21/6835 ,  H01L23/49833 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/81 ,  H01L24/83 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/50 ,  H01L29/2003 ,  H01L29/7322 ,  H01L2221/6835 ,  H01L2221/68381 ,  H01L2224/1146 ,  H01L2224/11831 ,  H01L2224/11845 ,  H01L2224/13144 ,  H01L2224/16225 ,  H01L2224/274 ,  H01L2224/27831 ,  H01L2224/27845 ,  H01L2224/29011 ,  H01L2224/291 ,  H01L2224/29101 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/8001 ,  H01L2224/80013 ,  H01L2224/80123 ,  H01L2224/80129 ,  H01L2224/8013 ,  H01L2224/80132 ,  H01L2224/80201 ,  H01L2224/80203 ,  H01L2224/80895 ,  H01L2224/81191 ,  H01L2224/83191 ,  H01L2225/06513 ,  H01L2225/06551 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/01068 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/0132 ,  H01L2924/014 ,  H01L2924/10329 ,  H01L2924/1305 ,  H01L2924/14 ,  H01L2924/1423 ,  H05K1/14 ,  H05K2201/047 ,  H05K2201/10515 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01049 ,  H01L2924/01031

Abstract: A semiconductor circuit substrate includes a transistor-forming substrate and a circuit-forming substrate. The transistor-forming substrate is a GaN substrate and has a Bipolar Junction Transistor (BJT) located in its top surface. The bottom surface of the transistor-forming substrate is flat and has contact regions. The circuit-forming substrate is a material other than a compound semiconductor and has no semiconductor active elements. The circuit-forming substrate has a flat top surface, contact regions buried in and exposed at the top surface, and passive circuits. The transistor-forming substrate and the circuit-forming substrate are directly bonded together without any intervening film, such as an insulating film.

Abstract translation: 半导体电路衬底包括晶体管形成衬底和电路形成衬底。 晶体管形成衬底是GaN衬底并且具有位于其顶表面中的双极结晶体管（BJT）。 晶体管形成基板的底表面是平坦的并且具有接触区域。 电路形成用基板是化合物半导体以外的材料，不具有半导体活性元素。 电路形成基板具有平坦的顶表面，埋入并暴露在顶表面的接触区域和无源电路。 晶体管形成基板和电路形成基板直接接合在一起，而没有任何中间膜，例如绝缘膜。

公开(公告)号：KR1020170096938A

公开(公告)日：2017-08-25

申请号：KR1020167008434

申请日：2014-12-18

Applicant: 에베 그룹 에. 탈너 게엠베하

Inventor： 페흐퀴흐러,안드레아스

IPC: H01L21/18 ,  H01L23/00 ,  B32B37/00 ,  B32B38/18 ,  H01L21/67

CPC classification number: H01L24/80 ,  B32B37/0046 ,  B32B38/1841 ,  B32B38/1858 ,  B32B2309/105 ,  B32B2457/14 ,  H01L21/187 ,  H01L21/304 ,  H01L21/67092 ,  H01L21/6831 ,  H01L21/6835 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/544 ,  H01L24/08 ,  H01L24/74 ,  H01L24/75 ,  H01L24/94 ,  H01L24/95 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/68363 ,  H01L2221/68368 ,  H01L2221/68381 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2224/0224 ,  H01L2224/0381 ,  H01L2224/0382 ,  H01L2224/03831 ,  H01L2224/0384 ,  H01L2224/08121 ,  H01L2224/08145 ,  H01L2224/74 ,  H01L2224/75251 ,  H01L2224/75272 ,  H01L2224/75701 ,  H01L2224/75702 ,  H01L2224/75704 ,  H01L2224/75705 ,  H01L2224/75724 ,  H01L2224/75725 ,  H01L2224/75734 ,  H01L2224/75735 ,  H01L2224/75744 ,  H01L2224/75745 ,  H01L2224/7598 ,  H01L2224/80 ,  H01L2224/80003 ,  H01L2224/80006 ,  H01L2224/8001 ,  H01L2224/80011 ,  H01L2224/8002 ,  H01L2224/80047 ,  H01L2224/80051 ,  H01L2224/80093 ,  H01L2224/80099 ,  H01L2224/8013 ,  H01L2224/80132 ,  H01L2224/80201 ,  H01L2224/80203 ,  H01L2224/80209 ,  H01L2224/80213 ,  H01L2224/80801 ,  H01L2224/80894 ,  H01L2224/80907 ,  H01L2224/92 ,  H01L2224/94 ,  H01L2224/95 ,  H01L2224/97 ,  H01L2225/06565 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2221/68304

Abstract: 본발명은제1 기질(4)을제2 기질(4')과접합시키기위한방법에관련되고, 상기제1 기질(4) 및/또는제2 기질(4')이접합되기전에씨닝(thinned)가공되는것을특징으로한다.

Abstract translation: 本发明涉及一种用于将第一衬底（4）结合到第二衬底（4'）的方法，其中第一衬底（4）和/或第二衬底（4'）被减薄 ）它其特征在于，所述处理。

公开(公告)号：KR1020160064002A

公开(公告)日：2016-06-07

申请号：KR1020150164892

申请日：2015-11-24

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 수가카와,겐지 ,  미무라,유지 ,  마츠모토,슈헤이 ,  마수나가,다카히로 ,  츠키시마,마코토

IPC: H01L21/18 ,  H01L21/66 ,  H01L21/683

CPC classification number: H01L21/67248 ,  H01L21/67092 ,  H01L21/681 ,  H01L21/8221 ,  H01L22/12 ,  H01L22/20 ,  H01L24/08 ,  H01L24/75 ,  H01L24/80 ,  H01L24/94 ,  H01L2224/08145 ,  H01L2224/7501 ,  H01L2224/75251 ,  H01L2224/75252 ,  H01L2224/75301 ,  H01L2224/75601 ,  H01L2224/7565 ,  H01L2224/75702 ,  H01L2224/75704 ,  H01L2224/75705 ,  H01L2224/75744 ,  H01L2224/75745 ,  H01L2224/75753 ,  H01L2224/75802 ,  H01L2224/75804 ,  H01L2224/75822 ,  H01L2224/75823 ,  H01L2224/75824 ,  H01L2224/759 ,  H01L2224/75981 ,  H01L2224/80003 ,  H01L2224/80013 ,  H01L2224/80048 ,  H01L2224/8013 ,  H01L2224/80132 ,  H01L2224/80201 ,  H01L2224/80894 ,  H01L2224/80908 ,  H01L2224/83201 ,  H01L2224/94 ,  H01L2924/3511 ,  H01L2924/00012 ,  H01L2224/80 ,  H01L2924/00014

Abstract: 본발명의과제는접합되는기판끼리의수평방향의위치를적절하게검사해서조절하여, 이들기판끼리의접합처리를적절하게행하는것이다. 상부웨이퍼를상부척의하면에서보유지지한다(공정 S5). 온도조절부에의해하부웨이퍼의온도를상부웨이퍼의온도보다높게조절한다(공정 S9). 하부웨이퍼를하부척의상면에서보유지지한다(공정 S10). 하부척에보유지지된하부웨이퍼의복수의기준점을촬상부에의해촬상하고, 그복수의기준점의위치를측정한후, 측정결과와소정의허용범위를비교하여, 하부웨이퍼의상태를검사한다(공정 S12). 압동부재에의해상부웨이퍼의중심부를가압하고(공정 S16), 그상부웨이퍼의중심부와제2 기판의중심부를맞닿게한 상태에서, 상부웨이퍼의중심부로부터외주부를향하여, 상부웨이퍼와하부웨이퍼를순차적으로접합한다(공정 S17).

Abstract translation: 本发明是适当地测试和调整接合的基片之间水平方向的位置，从而适当地进行它们之间的接合过程。 上部晶片保持并支撑在上部卡盘的下表面上（步骤S5）。 温度调节单元调节下晶片的温度高于上晶片的温度（步骤S9）。 下晶片保持并支撑在下卡盘的上表面上（步骤S10）。 通过拍摄下部晶片保持器的多个参考点的图像经由成像单元捕获下部卡盘并且通过测量多个参考点的位置来检查下部晶片的状态，从而将测量结果与某个 允许范围（步骤S12）。 上晶片的中心单元被加压构件加压（步骤S16），并且上晶片和下晶片从上晶片的中心单元朝向其外周单元依次接合， 上晶片的中心单元与第二基板的中心单元接触（步骤S17）。

公开(公告)号：KR1020160066120A

公开(公告)日：2016-06-10

申请号：KR1020140169930

申请日：2014-12-01

Applicant: 삼성전자주식회사

Inventor： 김태영 ,  박병률 ,  김석호 ,  강필규 ,  김효주 ,  안진호 ,  장주희

IPC: H01L23/12 ,  H01L23/48

CPC classification number: H01L25/0657 ,  H01L21/6835 ,  H01L21/6836 ,  H01L21/76898 ,  H01L22/32 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L24/08 ,  H01L24/09 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/73 ,  H01L24/80 ,  H01L24/81 ,  H01L24/92 ,  H01L24/94 ,  H01L2221/68327 ,  H01L2224/03002 ,  H01L2224/03616 ,  H01L2224/0392 ,  H01L2224/04 ,  H01L2224/0557 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/08146 ,  H01L2224/09181 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/14515 ,  H01L2224/16146 ,  H01L2224/73251 ,  H01L2224/80201 ,  H01L2224/80203 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/80907 ,  H01L2224/92 ,  H01L2224/9222 ,  H01L2224/94 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06555 ,  H01L2225/06596 ,  H01L2924/15311 ,  H01L2924/3511 ,  H01L23/12 ,  H01L23/48 ,  Y02E10/549 ,  H01L2224/80 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2224/11 ,  H01L2224/03 ,  H01L2224/81 ,  H01L2224/08 ,  H01L2224/16 ,  H01L2924/00012 ,  H01L22/00 ,  H01L21/304 ,  H01L2221/68304 ,  H01L2221/68381 ,  H01L21/78

Abstract: 본발명은적층구조를갖는반도체소자및 그제조방법에관한것으로, 반도체소자는제1 반도체칩 상에제2 반도체칩이적층된적어도하나의싱글블록을포함한다. 제1 및제2 반도체칩 각각은관통전극을갖는반도체기판, 상기반도체기판의전면상에제공된회로층, 및상기회로층내에제공되고상기관통전극과전기적으로연결된전면패드를포함한다. 상기제1 반도체기판의전면은상기제2 반도체기판의전면을마주보며그리고상기제1 회로층과상기제2 회로층이직접접촉되어, 상기제1 반도체칩과상기제2 반도체칩이결합된다.

Abstract translation: 本发明涉及具有层叠结构的半导体器件及其制造方法。 半导体器件包括至少一个单块，其中第二半导体芯片层压在第一半导体芯片上。 第一和第二半导体芯片分别包括：包括通孔的半导体衬底; 放置在半导体衬底的前表面上的电路层; 以及放置在电路层中并与通孔电连接的前焊盘。 第一半导体衬底的前表面面向第二半导体衬底的前表面，并且第一和第二电路层直接相互接触，因此第一和第二半导体芯片彼此组合。 因此，本发明能够通过形成双块来提高成品率。

公开(公告)号：KR1020150068284A

公开(公告)日：2015-06-19

申请号：KR1020140139847

申请日：2014-10-16

Applicant: 가부시끼가이샤 도시바

Inventor： 가와사키아츠코

IPC: H01L21/768 ,  H01L21/28 ,  H01L21/3205 ,  H01L21/31

CPC classification number: H01L24/24 ,  H01L21/31144 ,  H01L24/03 ,  H01L24/05 ,  H01L24/08 ,  H01L24/19 ,  H01L24/80 ,  H01L24/82 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/034 ,  H01L2224/03616 ,  H01L2224/05572 ,  H01L2224/05647 ,  H01L2224/08147 ,  H01L2224/08148 ,  H01L2224/215 ,  H01L2224/24146 ,  H01L2224/80075 ,  H01L2224/8009 ,  H01L2224/80201 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/821 ,  H01L2224/96 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/05042 ,  H01L2924/05442 ,  H01L2924/00014 ,  H01L2224/03 ,  H01L2224/80001

Abstract: 본발명의실시형태의반도체장치의제조방법에의하면, 제1 도전층및 제1 절연층이표면으로부터노출되는제1 배선층을형성하고, 제2 도전층및 제2 절연층이표면으로부터노출되는제2 배선층을형성하고, 상기제1 절연층의표면중, 상기제1 도전층의주위를포함하는일부영역을상기제1 도전층의표면보다낮게함으로써, 상기제1 절연층의표면에제1 비접합면을형성하고, 상기제1 도전층의표면과상기제2 도전층의표면을접속함과함께, 상기제1 비접합면을제외한상기제1 절연층의표면과상기제2 절연층의표면을접합한다.

Abstract translation: 根据本发明实施例的制造半导体器件的方法包括以下步骤：形成第一导线层以从表面露出第一导电层和第一绝缘层; 形成第二导线层以从所述表面露出第二导电层和第二绝缘层; 通过将包括第一导电层的周围的第一绝缘层的表面的部分区域形成为低于第一导电层的表面，在第一绝缘层的表面上形成第一非结合表面; 将第一导电层的表面接合到第二导电层的表面; 以及将所述第二绝缘层的表面接合到所述第一绝缘层的除了所述第一非接合表面之外的表面。