公开(公告)号：CN1309525A

公开(公告)日：2001-08-22

申请号：CN01111971.3

申请日：2001-01-31

Applicant: 株式会社东芝 ,  味之素株式会社 ,  日本胜利株式会社

Inventor： 古贺裕一 ,  出口贵浩 ,  中村茂雄

IPC: H05K1/00 ,  G01R27/04

CPC classification number: H01P3/088 ,  G01R31/2805 ,  G01R31/2812 ,  G01R31/2818 ,  H05K1/0253 ,  H05K1/0268 ,  H05K1/0298 ,  H05K2201/0191 ,  H05K2201/09672 ,  H05K2201/0969

Abstract: 在测量布线图案(6)的形成区B中的空白层被做成使得其铜含量可与测量目标信号布线图案(1)的形成区A中的铜含量一致,由此,可使测量布线图案(6)的形成区中的绝缘层厚度与测量目标信号布线图案(1)的形成区中的绝缘层厚度一致,从而减小因绝缘层厚度不同而引起的特性阻抗的测量误差。通过使用测量布线图案(6),可测量测量目标信号布线图案(1)的正确的特性阻抗。

公开(公告)号：CN1303229A

公开(公告)日：2001-07-11

申请号：CN00131872.1

申请日：2000-09-22

Applicant: 莫顿国际公司

Inventor： 理查德·W·卡彭特

IPC: H05K3/46 ,  H05K1/16 ,  H01L23/64

CPC classification number: H05K1/167 ,  H05K1/162 ,  H05K1/165 ,  H05K3/0064 ,  H05K3/06 ,  H05K3/4611 ,  H05K2201/0317 ,  H05K2201/0355 ,  H05K2201/09672 ,  H05K2203/0338 ,  H05K2203/1338 ,  Y10T29/49126 ,  Y10T29/4913 ,  Y10T29/49146 ,  Y10T29/49155

Abstract: 形成薄型电路结构,包括导电电路轨迹、集总电感和集总电阻。第一层叠结构包括导电金属箔,其上有一层可嵌入绝缘材料。第二层叠结构包括导电金属箔,其一侧有一层电阻材料,电阻材料层的厚度薄于可嵌入绝缘材料层。电阻材料层电路化形成电阻块,两个结构被叠层到一起,使电阻块嵌入绝缘材料层中。金属箔层之一被电路化,来提供电路轨迹、可选电感绕组和电容极板。嵌入绝缘叠层中的金属箔为进一步加工结构提供支持。另一金属箔然后电路化,来提供电路轨迹等。一侧的轨迹与电阻材料块连接来提供电阻。

公开(公告)号：CN1122099A

公开(公告)日：1996-05-08

申请号：CN95108928.5

申请日：1995-07-21

Applicant: 惠特克公司

Inventor： 小岛启史

IPC: H05K1/18

CPC classification number: H05K1/0228 ,  H05K1/0219 ,  H05K1/117 ,  H05K1/118 ,  H05K2201/09236 ,  H05K2201/09672 ,  H05K2201/09727 ,  Y10S439/941

Abstract: 提供一种能使计算机相关装置之间阻抗适当、能防止串音、且连接紧凑的挠线电路板配线装置及所使用的挠线电路板。第1及第2连接器配置在双面挠线电路板50的两端，两者之间通过双层电路图案连接。中间部22a、22b的上侧电路图案的导体20a和下侧电路图案的导体20b大致平行地延伸，且沿间距方向错开配置。因此能实现具有较高阻抗、且能防止串音的电连接，另外，还能强化挠线电路板50的抗弯曲性能。

公开(公告)号：CN1121305A

公开(公告)日：1996-04-24

申请号：CN95109864.0

申请日：1995-08-09

Applicant: 克罗内有限公司

Inventor： W·克恩德尔梅尔

IPC: H05K7/02 ,  H05K1/02 ,  H01R23/68

CPC classification number: H05K1/0228 ,  H01R4/2429 ,  H01R12/721 ,  H01R13/6466 ,  H01R13/6469 ,  H01R2201/16 ,  H04Q1/142 ,  H05K1/117 ,  H05K1/162 ,  H05K2201/09172 ,  H05K2201/09245 ,  H05K2201/09672 ,  H05K2201/10189

Abstract: 一种在对称通信和数据系统工程配电系统中用作联接器的印刷电路板，该电路板的正面有一对基本上平行的电路板印刷线基本上与印刷电路板背面一对基本上平行的电路板印刷线一致，其中背面上所述一对印刷线的其中之一借助于两个金属化通孔跨越该对印刷线的另一印刷线，该金属化通孔在正面上通过一互连电路板印刷线在电气上互连。

公开(公告)号：CN109429421A

公开(公告)日：2019-03-05

申请号：CN201710734005.0

申请日：2017-08-24

Applicant: 中兴通讯股份有限公司

Inventor： 张蕊利 ,  马峰超 ,  曹化章 ,  尹昌刚

IPC: H05K1/02

CPC classification number: H05K1/0298 ,  H05K2201/09672

Abstract: 本发明提供一种PCB和电子设备，涉及通信技术领域。一种PCB，包括电路板本体，所述电路板本体分为第一区域、第二区域、第三区域和地层，所述第一区域位于所述第二区域的正上方，所述地层设置于所述第一区域与所述第二区域之间，所述第三区域位于所述第一区域和所述第二区域的一侧，所述第三区域分别与所述第一区域和所述第二区域相接。本发明实施例可以提供一种所占空间较少的PCB。

公开(公告)号：CN107205308A

公开(公告)日：2017-09-26

申请号：CN201710165436.X

申请日：2017-03-20

Applicant: 日本奥兰若株式会社

Inventor： 加贺谷修 ,  高桥孝佑

IPC: H05K1/02

CPC classification number: H01P3/081 ,  G01J1/44 ,  H01P1/047 ,  H01P3/085 ,  H01P5/028 ,  H05K1/024 ,  H05K1/0242 ,  H05K1/115 ,  H05K1/18 ,  H05K2201/10121 ,  H05K1/0245 ,  H05K2201/09672

Abstract: 本发明提供能够降低传输线路的串扰的印刷电路板、光模块以及传输装置。具备：通过第一电介体层的内部的第一信号配线；分别配置于第一电介体层的表面以及背面的第一接地导体层以及第二接地导体层；配置于第一接地导体层的表面侧的第二信号配线；将第一信号配线与第二信号配线连接的信号孔；以及包围信号孔的多个接地孔，多个接地孔包括配置于多个第一点的多个第一接地孔、和配置于多个第二点的多个第二接地孔，多个第一点处于在内侧包含上述信号孔的第一多边形的线上，多个第二点处于在边上或者边的内侧包含上述第一多边形的第二多边形的线上，相邻的第一点之间以及相邻的第二点之间全部在第一距离以下，在距离相邻的任意一对第一点均为第一距离以内至少具有一个第二点。

公开(公告)号：CN107041062A

公开(公告)日：2017-08-11

申请号：CN201611199906.6

申请日：2016-12-22

Applicant: 泰科电子公司 ,  泰科电子日本合同会社

Inventor： C.W.摩根 ,  相泽正幸 ,  A.贝齐兹 ,  B.P.科斯特洛 ,  N.L.特蕾西 ,  M.D.赫林

IPC: H05K1/02

CPC classification number: H05K1/0245 ,  H05K1/0222 ,  H05K1/024 ,  H05K1/0248 ,  H05K1/115 ,  H05K2201/044 ,  H05K2201/09063 ,  H05K2201/09227 ,  H05K2201/09672 ,  H05K2201/10189 ,  H05K1/0243

Abstract: 印刷电路(200)包括平面基板(201)、包括延伸通过平面基板的接地过孔(208)和信号过孔(210)的多个导电过孔(206)、以及耦接到平面基板的多个信号迹线(256)。信号过孔(210)被布置为形成多个四元组(212)，其中每个四元组包括二乘二布置的信号过孔(210)。接地过孔(208)定位在相邻的四元组(212)之间。信号迹线(256)形成多条四元线路(250)，其中每条四元线路包括相应的四元组的信号过孔(210)和信号迹线(256)中的四个。每个四元组的四个信号迹线以二乘二形式彼此平行地延伸，其中信号迹线中的两个在平面基板中的第一深度(286)处、并且另两个信号迹线在平面基板中的第二深度(288)处。

公开(公告)号：CN106376173A

公开(公告)日：2017-02-01

申请号：CN201510435575.0

申请日：2015-07-22

Applicant: 乾坤科技股份有限公司

Inventor： 林均治 ,  陈易威 ,  赖奕廷 ,  林楚耿 ,  李政璋

IPC: H05K1/09 ,  H05K3/00

CPC classification number: H05K1/09 ,  H05K1/0298 ,  H05K2201/09672 ,  H05K2203/06

Abstract: 本案为一种印刷电路板的多层导线结构、磁性元件及其制造方法，其方法包含下列步骤：提供一第一导线结构以及一第二导线结构；于该第一导线结构与该第二导线结构间提供一绝缘隔绝层，该绝缘隔绝层厚度小于该第一导线结构或该第二导线结构的厚度；以及对该第一导线结构、该绝缘隔绝层与该第二导线结构进行一压合工艺，进而完成一印刷电路板的多层导线结构。本发明的多层导线结构及其制作方法，主要的优点在于能省去高污染的电镀工艺，节省工艺的步骤进而降低成本。并且特别适用于大电流导通、小尺寸的印刷电路板应用。

公开(公告)号：CN103733740B

公开(公告)日：2016-08-31

申请号：CN201380002504.0

申请日：2013-07-12

Applicant: 日本特殊陶业株式会社

Inventor： 西田智弘 ,  若园诚 ,  森圣二

IPC: H05K3/34 ,  H05K1/02 ,  H05K3/46

CPC classification number: H05K1/181 ,  H01L23/498 ,  H01L23/49822 ,  H01L2924/0002 ,  H05K1/113 ,  H05K3/28 ,  H05K3/3436 ,  H05K3/4007 ,  H05K3/4602 ,  H05K2201/09672 ,  H05K2201/098 ,  H05K2201/2072 ,  H05K2203/0597 ,  H01L2924/00

Abstract: 提供一种确保连接端子的粘接强度，且能够抑制连接端子在中途的制造工序中倾倒、剥离的布线基板。本发明的布线基板具有对绝缘层和导体层均层叠一层以上的层叠体，其特征在于，该布线基板包括：多个连接端子，其互相分开地形成在层叠体上；以及填充构件，其在多个连接端子之间填充到低于该多个连接端子的高度的位置；连接端子的截面为梯形形状，与层叠体相邻的一侧的第1主表面的宽度大于与第1主表面相对的第2主表面的宽度。

公开(公告)号：CN103179784B

公开(公告)日：2016-04-06

申请号：CN201310067851.3

申请日：2013-03-04

Applicant: 珠海越亚封装基板技术股份有限公司

Inventor： 卓尔·赫尔维茨

IPC: H05K1/09 ,  H05K9/00 ,  H05K3/06

CPC classification number: H05K3/4644 ,  H01L2924/0002 ,  H01P3/06 ,  H01P3/085 ,  H05K1/0221 ,  H05K1/0242 ,  H05K3/429 ,  H05K3/4647 ,  H05K9/0024 ,  H05K2201/0723 ,  H05K2201/09618 ,  H05K2201/09672 ,  H05K2201/0979 ,  H05K2201/09972 ,  Y10T29/49165 ,  H01L2924/00

Abstract: 一种多层电子支撑结构，其包括包封在介电材料中的至少一个金属组件，并且还包括至少一个法拉第栅，用于屏蔽所述至少一个金属组件以免受外部电磁场干扰和防止所述金属组件的电磁发射。