公开(公告)号：KR101390456B1

公开(公告)日：2014-04-29

申请号：KR1020097003416

申请日：2007-07-26

Applicant: 에스티마이크로일렉트로닉스 에스.알.엘.

Inventor： 펠리쩨르,파비오 ,  베즈,로베르토 ,  베데스치,페르디난도 ,  가스탈디,로베르토

IPC: G11C13/02 ,  H01L27/115

CPC classification number: G11C13/0004 ,  G11C11/56 ,  G11C11/5678 ,  G11C13/004 ,  G11C13/0069 ,  G11C2013/0054 ,  G11C2213/79 ,  H01L27/2427 ,  H01L27/2463 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/143 ,  H01L45/144

Abstract: 상변화 메모리 장치는 상변화 메모리 엘리먼트(3) 및 선택 스위치(4)에 의해 형성된다. 기준 셀(2a)은 기준 셀의 상변화 메모리 엘리먼트(3) 및 기준 셀의 선택 스위치(4)에 의해 형성되며, 판독될 메모리 셀들의 그룹(7)과 연관된다. 메모리 셀들의 그룹의 전기량은 기준 셀의 유사한 전기량과 비교되어, 메모리 셀들의 특성에서의 임의의 드리프트가 보상된다.

公开(公告)号：KR101263360B1

公开(公告)日：2013-05-21

申请号：KR1020077030076

申请日：2006-06-01

Applicant: 에스티마이크로일렉트로닉스 에스.알.엘.

Inventor： 펠리쩨르파비오 ,  피로바노아고스티노

IPC: G11C13/02 ,  G11C16/34

CPC classification number: G11C11/5678 ,  G11C13/0004 ,  G11C13/004 ,  G11C13/0064 ,  G11C13/0069 ,  G11C2013/0054 ,  G11C2013/0078 ,  G11C2013/0083 ,  G11C2013/009 ,  G11C2213/79

Abstract: 상변화메모리셀(2)을프로그래밍하기위한방법및 장치가개시된다. 상변화메모리셀(2)은상 변화물질로이루어진메모리소자(10)를포함하고, 상기상 변화물질은제 1 상태("11"), 제 2 상태("00"), 및다수의중간상태들을가지며, 상기제 1 상태("11")에서는상기상 변화물질이결정질(crystalline)이고최소저항값레벨을가지고, 제 2 상태("00")에서는상기상 변화물질이비정질(amorphous)이고최대저항값레벨을가지며, 그리고상기다수의중간상태들에서는상기최소저항값레벨과상기최대저항값레벨사이의저항값레벨들을가진다. 상기방법은, 상기상 변화메모리셀(2)을, 세트(set) 상태; 리세트(reset) 상태; 또는상기중간상태들중 하나; 중의하나로프로그래밍하기위하여, 프로그래밍펄스들을사용함을포함한다. 상기중간상태들로프로그래밍하기위하여, 제 1 프로그래밍펄스에의해, 비정질상태의상 변화물질을통한평균직경(D)을가지는결정질퍼콜레이션통로(crystalline percolation path)가생성되고, 상기상 변화메모리셀을적절한전류레벨로프로그래밍하도록, 제 2 프로그래밍펄스에의해, 상기결정질퍼콜레이션통로의직경(D)이변경된다.

公开(公告)号：KR1020090006097A

公开(公告)日：2009-01-14

申请号：KR1020087025440

申请日：2006-03-20

Applicant: 에스티마이크로일렉트로닉스 에스.알.엘.

Inventor： 로란디,파올로 ,  칼리가로,크리스티아노 ,  파스쿠치,루이기

IPC: H01L21/822 ,  H01L27/115 ,  H01L27/06 ,  H01L29/78

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L21/8213 ,  H01L27/0688 ,  H01L27/1052 ,  H01L27/1203 ,  H01L29/7832

Abstract: Semiconductor device (1; 38, 48) formed by a first conductive strip (10) of semiconductor material; a control gate region (7; 35; 55) of semiconductor material, facing a channel portion (5c) of the first conductive strip,-and an insulation region (6; 32; 52) arranged between the first conductive strip and the control gate region. The first conductive strip (10) includes a conduction line (5) having a first conductivity type and a control line (4) having a second conductivity type, arranged adjacent and in electrical contact with each other, and the conduction line (5) forms the channel portion (5c), a first conduction portion (5a) and a second conduction portion (5b) arranged on opposite sides of the channel portion.

Abstract translation: 由半导体材料的第一导电条（10）形成的半导体器件（1; 38,48） 面对第一导电条的沟道部分（5c）的半导体材料的控制栅极区域（7; 35; 55）和布置在第一导电条和控制栅极之间的绝缘区域（6; 32; 52） 地区。 第一导电条（10）包括具有第一导电类型的导线（5）和具有第二导电类型的控制线（4），彼此相邻并且彼此电接触，导线（5）形成 通道部分（5c），布置在通道部分的相对侧上的第一导电部分（5a）和第二导电部分（5b）。

公开(公告)号：KR101431370B1

公开(公告)日：2014-08-19

申请号：KR1020127030981

申请日：2011-05-10

Applicant: 오므론 가부시키가이샤 ,  에스티마이크로일렉트로닉스 에스.알.엘.

Inventor： 카사이타카시 ,  우치다유키 ,  호리모토야스히로 ,  콘티세바스티아노

IPC: H04R19/04

CPC classification number: H04R3/00 ,  H04R19/016

Abstract: 음향 센서(11)는, 반도체 기판의 윗면에 진동막(22) 및 고정막(23)이 형성되고, 진동막(22)에서의 진동 전극(22a)과 고정막(23)에서의 고정 전극(23a) 사이의 정전용량의 변화에 의해 음파를 검출한다. 고정막(23)에는, 음파를 외부로부터 진동막(22)에 도달시키기 위해 복수의 음공부(32)가 형성되어 있고, 고정 전극(23a)은, 연부(40)의 경계가 음공부(32)와 교차하지 않도록 형성되어 있다.

公开(公告)号：KR1020120117808A

公开(公告)日：2012-10-24

申请号：KR1020127017076

申请日：2010-09-29

Applicant: 에스티마이크로일렉트로닉스 에스.알.엘.

Inventor： 알베르티니마테오 ,  론치다니엘 ,  로씨산드로 ,  리코티줄리오

IPC: H03F3/45

CPC classification number: H03F3/45183 ,  H03F3/45098 ,  H03F2200/294 ,  H03F2200/453 ,  H03F2203/45492 ,  H03F2203/45674 ,  H03F3/45 ,  H03F3/45174 ,  H03G1/00

Abstract: 본 발명은 적어도 하나의 차동 트랜지스터 셀을 포함하는 타입의 트랜스컨덕턴스 증폭기의 디제너러티브 구동 트랜지스터(MD1)의 구동 전압값(Vtgc1)의 조정으로, 상기 트랜스컨덕턴스 증폭기의 선형 이득 변화를 획득하기 위한 구동 방법에 관한 것으로, 상기 구동 방법은, 상기 트랜스컨덕턴스 증폭기의 상기 차동 트랜지스터 셀의 복제물인 복제 차동 셀(11)의 출력 전류 신호를 발생시키는 단계, 여기서 상기 출력 전류 신호는 상기 구동 전압값(Vtgc1)이 변함에 따라 상기 복제 차동 셀(11)의 트랜스컨덕턴스값과 선형 관계를 갖고; 차동 입력 전압과 선형 관계를 갖는 기준 전류 신호를 발생시키는 단계; 그리고 상기 구동 전압값(Vtgc1)을 조정하기 위해 상기 출력 전류 신호와 상기 기준 전류 신호를 비교하고, 상기 전류 신호들의 평형상태까지 상기 복제 차동 셀(11)의 상기 트랜스컨덕턴스값을 수정하는 단계를 포함한다.

公开(公告)号：KR1020090027152A

公开(公告)日：2009-03-16

申请号：KR1020080088382

申请日：2008-09-08

Applicant: 에스티마이크로일렉트로닉스 에스.알.엘. ,  폴리테크니코 디 밀라노

Inventor： 레댈리,안드레아 ,  펠리저,파비오 ,  피로바노,애고스티노

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/1233 ,  G11C11/56 ,  G11C11/5678 ,  G11C13/0004 ,  H01L45/06 ,  H01L45/126 ,  H01L45/144 ,  H01L45/143

Abstract: A phase change memory device for the multi-bit storage is provided to control the total resistance of device and to achieve the improvement of the read rate and legibility. The phase change memory device comprises the memory region and heater element(2) of the chalcogenic material. The memory area has the phase change part(5). The phase change part contacts with electrical and thermal element. The first current path is formed between the rest(4) and the heater element of the memory element. The phase change part has the different resistivity. The parallel electricity route(11) is formed between the rest and the heater element of the memory element.

Abstract translation: 提供了一种用于多位存储器的相变存储器件，用于控制器件的总电阻并实现读取速率和易读性的提高。 相变存储器件包括硫属材料的存储区域和加热器元件（2）。 存储区具有相变部（5）。 相变部分与电和热元件接触。 第一电流路径形成在其余部分（4）和存储元件的加热元件之间。 相变部分具有不同的电阻率。 平行电路（11）形成在其余部分和存储元件的加热元件之间。

公开(公告)号：KR1020080041219A

公开(公告)日：2008-05-09

申请号：KR1020087004360

申请日：2005-07-22

Applicant: 에스티마이크로일렉트로닉스 에스.알.엘.

Inventor： 리코티지울리오 ,  모렐리마르코 ,  델라토레루이지 ,  비탈리안드레아로렌조

IPC: G01L1/18 ,  G01L1/00 ,  G01L9/00 ,  G01L9/06

Abstract: In an integrated pressure sensor (15) with a high full-scale value, a monolithic body (16) of semiconductor material has a first and a second main surface (16a and 16b), opposite and separated by a substantially uniform distance (w). The monolithic body (16) has a bulk region (17), having a sensitive portion (23) next to the first main surface (16a), upon which pressure (P) acts. A first piezoresistive detection element (18) is integrated in the sensitive portion (23) and has a variable resistance as a function of the pressure (P). The bulk region (17) is a solid and compact region and has a thickness substantially equal to the distance (w).

Abstract translation: 在具有高满量程值的集成压力传感器（15）中，半导体材料的整体（16）具有第一和第二主表面（16a和16b），所述第一和第二主表面相对并分开大致均匀的距离（w） 。 整体式主体（16）具有主体区域（17），其具有靠近第一主表面（16a）的敏感部分（23），压力（P）作用在该区域上。 第一压阻检测元件（18）集成在敏感部分（23）中并且具有作为压力（P）的函数的可变电阻。 本体区域（17）是实心且紧凑的区域，其厚度基本上等于距离（w）。

公开(公告)号：KR1020080021688A

公开(公告)日：2008-03-07

申请号：KR1020077030076

申请日：2006-06-01

Applicant: 에스티마이크로일렉트로닉스 에스.알.엘.

Inventor： 펠리쩨르파비오 ,  피로바노아고스티노

IPC: G11C13/02 ,  G11C16/34

CPC classification number: G11C11/5678 ,  G11C13/0004 ,  G11C13/004 ,  G11C13/0064 ,  G11C13/0069 ,  G11C2013/0054 ,  G11C2013/0078 ,  G11C2013/0083 ,  G11C2013/009 ,  G11C2213/79 ,  G11C16/10

Abstract: A method and apparatus for programming a phase change memory cell (2) is disclosed. A phase change memory cell (2) includes a memory element (10) of a phase change material having a first state ("11"), in which the phase change material is crystalline and has a minimum resistance level, a second state ("00") in which the phase change material is amorphous and has a maximum resistance level, and a plurality of intermediate states with resistance levels there between. The method includes using programming pulses to program the phase change memory cell (2) in either the set, reset, or one of the intermediate states. To program in the intermediate states, a programming pulse creates a crystalline percolation path having an average diameter (D) through amorphous phase change material and a second programming pulse modifies the diameter (D) of the crystalline percolation path to program the phase change memory cell to the proper current level. ® KIPO & WIPO 2008

Abstract translation: 公开了一种用于编程相变存储单元（2）的方法和装置。 相变存储单元（2）包括具有第一状态（“11”）的相变材料的存储元件（10），其中所述相变材料是晶体并且具有最小电阻水平，第二状态（“ 00“），其中相变材料是非晶体并且具有最大电阻水平，以及在其间具有电阻水平的多个中间状态。 该方法包括使用编程脉冲来将相变存储器单元（2）编程在设置，复位或中间状态之一中。 为了在中间状态下进行编程，编程脉冲通过无定形相变材料产生具有平均直径（D）的结晶渗透路径，第二编程脉冲改变晶体渗滤路径的直径（D）以编程相变存储器单元 达到适当的当前水平。 ®KIPO＆WIPO 2008

公开(公告)号：KR1020070053161A

公开(公告)日：2007-05-23

申请号：KR1020067023341

申请日：2004-04-08

Applicant: 에스티마이크로일렉트로닉스 에스.알.엘.

Inventor： 풀비렌티프란체스코 ,  본템포그레고리오 ,  마사키무라카타 ,  아키노리하야후지

IPC: G09G3/30 ,  G09G3/32 ,  G09G3/20 ,  G01R19/00

CPC classification number: G09G3/3216 ,  G09G2300/0876 ,  G09G2330/021 ,  H01L27/3202 ,  H02M3/00

Abstract: OLED (유기 발광 다이오드) 수동 매트릭스 디스플레이(26)는 디스플레이 부분(10)과 구동 부분(28)을 포함한다. 디스플레이 부분(10)은 정보를 디스플레이하기 위한 OLED들(13)의 매트릭스를 포함한다. 구동 부분(28)은 모니터 회로(32) 및 전압 조정 회로(34)를 포함한다. 전압 조정 회로(34)는 기준 전압 (VREF)에 기초해 공급 전압 (VH)을 생성하는 파워 업 부분(36)을 구비한다. 모드들을 전환하라는 지시에 응하여, 전압 조정 회로(34)는, OLED들(13)에서 읽어들인 최대 전압 강하에 기초해 공급 전압 (VH)이 생성되는 동작 모드로 전환한다.

公开(公告)号：KR1020020079812A

公开(公告)日：2002-10-19

申请号：KR1020027009729

申请日：2000-08-31

Applicant: 에스티마이크로일렉트로닉스 에스.알.엘.

Inventor： 롬바르도,살바토르 ,  제라르디,코지모 ,  크러피,이소디아나 ,  메라노테,마시모

IPC: H01L27/115

CPC classification number: H01L29/7882 ,  H01L29/792

Abstract: 본발명은유전층에의하여분리된제1 전극과제2 전극을갖는축전기를포함하는기억소자에관한것이다. 이러한유전층은절연물질로완전하게싸여지고, 전하가영구적으로존재하거나포집되는반절연성층을포함한다. 이러한전하는전극간의전기장에따라제1전극또는제2전극주변에누적됨으로써서로상이한로직레벨이정의된다.

Abstract translation: 本发明涉及一种存储单元，其包括具有第一电极和由电介质层隔开的第二电极的电容器。 这种电介质层包括半绝缘材料层，其被绝缘材料完全包围，并且其中电荷永久地存在或被捕获在其中。 取决于电极之间的电场，这种电荷积聚在第一或第二电极附近，由此限定不同的逻辑电平。