公开(公告)号：KR101809788B1

公开(公告)日：2017-12-15

申请号：KR1020150105983

申请日：2015-07-27

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 마리온제이슨 ,  쉐르파소남 ,  보로닌세르게이에이 ,  란잔알록 ,  이시카와요시오 ,  에노모토다카시

IPC: H01L21/3065 ,  H01L21/683 ,  H01L21/02

CPC classification number: H01J37/32697 ,  H01J37/32422 ,  H01J37/32706 ,  H01J37/32715 ,  H01L21/6833

Abstract: 프로세싱플라즈마가존재할때 정전척(ESC)으로의전압의인가와연관되는전류스파이크가최소화되거나감소되는플라즈마프로세싱방법및 장치가제공된다. 일예에따라, 프로세싱플라즈마가스트라이킹(striking)된이후 ESC에전압이인가되지만, 전압은원하는최종 ESC 전압을달성하기위해단계적방식으로증가되거나램핑된다. 대안적인실시예에서, ESC 전압은웨이퍼를프로세싱하기위한플라즈마의스트라이킹이전에적어도부분적으로인가된다. 프로세싱플라즈마의존재동안 ESC로의전압의인가와연관되는전류스파이크들을감소시킴으로써, 웨이퍼상의미립자들의퇴적또는전달이감소될수 있다.

公开(公告)号：KR101644732B1

公开(公告)日：2016-08-01

申请号：KR1020147031546

申请日：2013-03-28

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 란잔알록 ,  라레이안젤리크

IPC: H01L29/66 ,  H01L21/02

CPC classification number: H01L29/66795

Abstract: 본명세서에개시된기술은 FinFET 또는그외다른트랜지스터방식에있어서게이트스페이서프로파일을개선하며핀 손실을감소시키고또한하드마스크손실을감소시키는종횡비종속성막공정을위한시스템및 방법을포함한다. 이러한기술은제조동안구조체의프로파일조정을돕는종횡비종속보호층의성막을포함한다. 플라즈마및 공정가스매개변수는플라즈마에가시적인구조체의표면에더 많은양의폴리머가포집될수 있도록조정된다. 예를들어, 구조체의상측부분은구조체의하측부분에비해더 많은양의폴리머를포집할수 있다. 보호층의가변두께는그외다른부분이보호되면서스페이서재료의선택적인부분이제거되도록한다.

公开(公告)号：KR1020140143841A

公开(公告)日：2014-12-17

申请号：KR1020147031546

申请日：2013-03-28

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 란잔알록 ,  라레이안젤리크

IPC: H01L29/66 ,  H01L21/02

CPC classification number: H01L29/66795 ,  H01L21/02126 ,  H01L21/02274

Abstract: 본 명세서에 개시된 기술은 FinFET 또는 그외 다른 트랜지스터 방식에 있어서 게이트 스페이서 프로파일을 개선하며 핀 손실을 감소시키고 또한 하드 마스크 손실을 감소시키는 종횡비 종속 성막 공정을 위한 시스템 및 방법을 포함한다. 이러한 기술은 제조 동안 구조체의 프로파일 조정을 돕는 종횡비 종속 보호 층의 성막을 포함한다. 플라즈마 및 공정 가스 매개 변수는 플라즈마에 가시적인 구조체의 표면에 더 많은 양의 폴리머가 포집될 수 있도록 조정된다. 예를 들어, 구조체의 상측 부분은 구조체의 하측 부분에 비해 더 많은 양의 폴리머를 포집할 수 있다. 보호 층의 가변 두께는 그외 다른 부분이 보호되면서 스페이서 재료의 선택적인 부분이 제거되도록 한다.

公开(公告)号：KR1020140138320A

公开(公告)日：2014-12-03

申请号：KR1020147029552

申请日：2013-03-21

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 란잔알록 ,  랄리앙겔리크

IPC: H01L21/336 ,  H01L21/3065 ,  H01L21/8238

CPC classification number: H01L21/0206 ,  H01J37/32082 ,  H01J2237/334 ,  H01L21/0212 ,  H01L21/02126 ,  H01L21/02274 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/31144 ,  H01L29/4983 ,  H01L29/517 ,  H01L29/518 ,  H01L29/6653 ,  H01L29/6656

Abstract: 스페이서 에칭 프로세스를 수행하기 위한 방법이 설명된다. 방법은 게이트 구조체 상에 등각 도포된 로우-k 스페이서 재료를 갖는 기판 상에 게이트 구조체를 제공하는 것과, 게이트 구조체의 측벽을 따라 위치된 상태로 측벽 스페이서를 유지하면서, 게이트 구조체와 기판으로부터 스페이서 재료를 부분적으로 제거하도록 스페이서 에칭 프로세스 시퀀스를 수행하는 것을 포함한다. 스페이서 에칭 프로세스 시퀀스는 상기 스페이서 재료의 노출된 표면 상에 스페이서 보호층을 증착하는 것, 및 스페이서 보호층 및 스페이서 재료를 선택적으로 이방성 제거하여 게이트 구조체의 측벽 상에 측벽 스페이서를 남겨두도록 하나 이상의 에칭 프로세스를 수행하는 것을 포함할 수도 있고, 하나 이상의 에칭 프로세스에 의해 부분적으로 또는 완전히 소비되는 동안, 스페이서 보호층은 감소된 조성의 변동 및/또는 유전 상수를 나타낸다.

公开(公告)号：KR102162949B1

公开(公告)日：2020-10-07

申请号：KR1020197003159

申请日：2017-07-12

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 보로닌세르게이 ,  란잔알록

IPC: H01J37/32

公开(公告)号：KR101880831B1

公开(公告)日：2018-07-20

申请号：KR1020167014336

申请日：2014-10-29

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 르페브르스캇더블유. ,  란잔알록

IPC: H01L21/3065 ,  H01J37/32 ,  H01L21/3213 ,  H01L21/02 ,  H01L21/311

CPC classification number: H01L21/30655 ,  H01J37/32091 ,  H01J2237/334

Abstract: 본원에개시되는기술들은상대적으로매끄러운프로파일을갖는높은애스팩트비피처들을에칭하는연속적인가스펄싱프로세스를사용하여딥 실리콘피처들을에칭하기위한방법들을포함한다. 그러한방법들은시간다중화에칭퇴적프로세스들보다빠른에칭비를제공한다. 기술들은교호적인화학물들의주기적인가스펄싱프로세스를포함하는연속적인프로세스를사용하는것을포함한다. 하나의프로세스가스혼합물은할로겐함유실리콘가스및 산화물층을형성하는산소를포함한다. 제 2 프로세스가스혼합물은할로겐함유가스, 및산화물및 실리콘을에칭하는불화탄소가스를포함한다.

公开(公告)号：KR1020170038729A

公开(公告)日：2017-04-07

申请号：KR1020160125767

申请日：2016-09-29

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 보로닌세르게이에이 ,  란잔알록

IPC: H01J37/32 ,  H01L21/683

CPC classification number: H05B1/0233 ,  H01J37/32009 ,  H01J37/32082 ,  H01J37/32724 ,  H01L21/67103 ,  H01L21/67248

Abstract: 본개시물은플라즈마를이용하여마이크로전자기판을처리하는플라즈마처리시스템에이용될수 있는온도제어시스템에관한것이다. 온도제어시스템은마이크로전자기판에인접하여배치되고, 마이크로전자기판의상이한부분에서선택적으로열을발생할수 있는가열어레이를포함할수 있다. 가열어레이는 SIDAC(Silicon Diode for Alternating Current)의브레이크오버전압에따라선택적으로열을발생하는가열모듈을포함할수 있다. 발생된열의양은가열모듈의저항과가변전압신호의듀티사이클에의존할수 있다.

Abstract translation: 本公开涉及可用于使用等离子体处理微电子衬底的等离子体处理系统中的温度控制系统。 温度控制系统可以包括设置在微电子衬底附近并且能够在微电子衬底的不同部分选择性地产生热量的加热阵列。 加热阵列可以包括加热模块，该加热模块根据用于交变电流的硅二极管（SIDAC）的击穿电压来选择性地产生热量。 产生的热量可以取决于加热模块的电阻和可变电压信号的占空比。

公开(公告)号：KR1020130102505A

公开(公告)日：2013-09-17

申请号：KR1020130024377

申请日：2013-03-07

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 란잔알록 ,  쿠마카우식

IPC: H01L21/311 ,  H01L21/316 ,  H01L21/28

CPC classification number: H01L21/76811 ,  H01L21/02063 ,  H01L21/02126 ,  H01L21/02271 ,  H01L21/02274 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/76808 ,  H01L21/76814 ,  H01L2221/1063

Abstract: PURPOSE: The protection of a sidewall and a chamfer during a hard mask removal process for line patterning is provided to reduce damage to a material by integrating a low-k dielectric material with a metal line. CONSTITUTION: At least one part of a trench-via structure is formed in a low-k insulating layer. At least one etching process is used for the above-mentioned formation process. A hard mask layer for covering the low-k insulating layer is formed (110). A SiOCl containing layer is deposited on the exposed surface of the trench-via structure (120). At least one etching process for removing anisotropy is performed (130). A hard mask layer is removed by using a mask removal etching process (140). [Reference numerals] (110) At least one part of a trench-via structure is formed in a low-k insulating layer. At least one etching process is used for the above-mentioned formation process. A hard mask layer for covering the low-k insulating layer is formed; (120) SiOCl containing layer is deposited on the exposed surface of the trench-via structure to form an insulation protection layer; (130) At least one etching process for removing anisotropy is performed to remove at least part of the SiOCI containing layer from at least one surface of the trench-via structure; (140) Hard mask layer is removed by using a mask removal etching process

Abstract translation: 目的：提供用于线路图案化的硬掩模去除过程中侧壁和倒角的保护，以通过将低k电介质材料与金属线集成来减少对材料的损伤。 构成：沟槽通孔结构的至少一部分形成在低k绝缘层中。 至少一个蚀刻工艺用于上述形成工艺。 形成用于覆盖低k绝缘层的硬掩模层（110）。 含有SiOCl的层沉积在沟槽通孔结构（120）的暴露表面上。 进行至少一个用于去除各向异性的蚀刻工艺（130）。 通过使用掩模去除蚀刻工艺（140）去除硬掩模层。 （附图标记）（110）沟槽通孔结构的至少一部分形成在低k绝缘层中。 至少一个蚀刻工艺用于上述形成工艺。 形成用于覆盖低k绝缘层的硬掩模层; （120）含SiOCl层沉积在沟槽通孔结构的暴露表面上以形成绝缘保护层; （130）进行至少一个用于去除各向异性的蚀刻工艺以从沟槽通孔结构的至少一个表面去除至少部分含SiOCI的层; （140）通过使用掩模去除蚀刻工艺除去硬掩模层

公开(公告)号：KR1020170117480A

公开(公告)日：2017-10-23

申请号：KR1020177025498

申请日：2016-02-16

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 라스토기비나약 ,  란잔알록

IPC: H01L21/027 ,  H01L21/311 ,  H01L21/3065

CPC classification number: H01L21/31116 ,  H01L21/0276

Abstract: 패터닝된층 아래에놓인실리콘함유 ARC(반사방지코팅)층을패터닝하는방법이설명되며, 이방법은, 플라즈마처리시스템으로의공정기체의흐름을구축하는단계, 패터닝된층에대한실리콘함유 ARC층의에칭선택비를증가시키는공정조건을선택하는단계, 공정조건에따라플라즈마소스를이용하여공정기체로부터플라즈마를점화시키는단계, 및상기패터닝된층의상기개구피처패턴을상기실리콘함유 ARC 층내로연장시키기위해상기기판을상기플라즈마에노출시키는단계를포함한다.

Abstract translation: 描述了图案化图案化层下方的含硅ARC（抗反射涂层）层的方法，包括：建立工艺气体流入等离子体处理系统;沉积含硅ARC层 选择提高图案层的蚀刻选择性的工艺条件，根据工艺条件使用等离子体源从工艺气体点燃等离子体，并且将图案化层的孔特征图案延伸到含硅ARC层 并将衬底暴露于等离子体。

公开(公告)号：KR1020170098721A

公开(公告)日：2017-08-30

申请号：KR1020170023530

申请日：2017-02-22

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 란잔알록 ,  라스토기비나야크

IPC: H01L21/3065 ,  H01L21/3213 ,  H01L21/768

CPC classification number: H01L21/31138 ,  H01J2237/334 ,  H01L21/02252 ,  H01L21/30655 ,  H01L21/3081 ,  H01L21/31116 ,  H01L21/31144

Abstract: 패터닝된층의주기적에칭을위한방법들및 시스템들이설명된다. 실시예에서, 방법은기저층, 기저층과마스크층 사이에배치되는중간층의일부를노출시키는마스크층을포함하는기판을수용하는단계를포함한다. 실시예는또한, 마스크층 상에제 1 층을, 그리고중간층의노출된일부상에제 2 층을형성하는단계 - 제 1 층및 제 2 층은동시에형성됨 - 를포함할수 있다. 추가적으로, 방법은기판으로부터제 1 층및 제 2 층을동시에제거하는단계를포함할수 있다. 그러한실시예들에서, 방법은기저층의일부가노출될때까지형성단계와제거단계사이를교호하는단계를포함할수 있다.

Abstract translation: 描述了用于图案化层的周期性蚀刻的方法和系统。 在一个实施例中，该方法包括接收衬底，该衬底包括基底层，暴露设置在基底层和掩模层之间的中间层的一部分的掩模层。 实施例还可以包括在掩模层上形成第一层以及在中间层的暴露部分上形成第二层，其中第一和第二层同时形成。 另外，该方法可以包括从衬底同时去除第一层和第二层。 在这样的实施例中，该方法可以包括在形成和去除步骤之间交替，直到基层的一部分被暴露。