公开(公告)号：KR101860676B1

公开(公告)日：2018-05-23

申请号：KR1020170090291

申请日：2017-07-17

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 모치키히로마사 ,  오카모토신 ,  니시지마다카시 ,  야마자키후미오

IPC: H01L21/3065 ,  H01L21/311 ,  H01L21/3213 ,  H05H1/46 ,  H01L21/02 ,  H01J37/32 ,  H01L21/768 ,  H01L21/205 ,  H01L21/302 ,  H01L21/203 ,  H01L21/027

Abstract: 내부에플라즈마가발생하는처리실, 해당처리실내부에배치된탑재대, 해당탑재대에대향해서상기처리실내부에배치된전극, 상기처리실내부에제 1 고주파전력을인가하기위한제 1 고주파전원, 상기탑재대에상기제 1 고주파전력보다주파수가낮은제 2 고주파전력을인가하기위한제 2 고주파전원, 상기전극에직류전력을인가하기위한직류전원을구비하는기판처리장치에있어서, 에칭대상막과, 그에칭대상막상에형성된마스크막을갖는기판에에칭처리를실시하는에칭처리방법이제공된다. 상기에칭처리방법은, 상기기판상의마스크막에형성된패턴의형상을개량하는패턴형상개량스텝과, 상기패턴의형상이개량된마스크막을이용하여상기에칭대상막을플라즈마로에칭하는대상막에칭스텝을갖는다. 또한, 상기패턴형상개량스텝에서는, 상기마스크막을플라즈마로에칭하고, 상기대상막에칭스텝에서는, 상기직류전력을상기전극에인가하는동시에, 상기제 2 고주파전력을상기탑재대에제 1 전력레벨과상기제 1 전력레벨보다낮은제 2 전력레벨이반복되는펄스파형상으로인가한다.

公开(公告)号：KR1020100087266A

公开(公告)日：2010-08-04

申请号：KR1020100006725

申请日：2010-01-26

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 야츠다고이치 ,  오오야요시노부 ,  오카모토신 ,  모치키히로마사

IPC: H01L21/3065

CPC classification number: H01J37/32146 ,  H01J37/32091 ,  H01J37/32697

Abstract: PURPOSE: A plasma etching method, a plasma etching device, and a storage medium are provided to form a hole with a high aspect ratio by etching a layer with a high etching rate. CONSTITUTION: A hole is formed on an object layer with a plasma etching. In a first condition, plasma is generated in a process container by turning on a high frequency power applying unit for generating plasma and a negative DC voltage is applied to a top electrode(34) from a DC source(50). In a second condition, the plasma is eliminated in the process container by turning off the high frequency power applying unit for generating plasma and a negative DC voltage is applied to the top electrode from the DC source. A positive charge is neutralized in the hole by supplying a negative ion by a current voltage.

Abstract translation: 目的：提供等离子体蚀刻方法，等离子体蚀刻装置和存储介质，通过以高蚀刻速率蚀刻层来形成具有高纵横比的孔。 构成：通过等离子体蚀刻在物体层上形成孔。 在第一条件下，通过接通用于产生等离子体的高频功率施加单元，在处理容器中产生等离子体，并且从直流源（50）将负的直流电压施加到顶部电极（34）。 在第二条件下，通过关闭用于产生等离子体的高频功率施加单元，在处理容器中消除等离子体，并且从DC源向顶部电极施加负的DC电压。 通过以负载电流供给电流，在空穴中中和正电荷。

公开(公告)号：KR100560253B1

公开(公告)日：2006-03-10

申请号：KR1020007012262

申请日：1999-04-16

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 오카모토신 ,  이이무로슈니치

IPC: H01L21/3065

Abstract: 실리콘 산화물의 절연막(31)의 상면으로부터, 절연막(31)내에 설치된 깊은 위치의 배선층(33a) 및 얕은 위치의 배선층(33b)에 도달하도록 각각 콘택트 홀(36a, 36b)을 플라즈마 에칭에 의해 형성한다. C
4 F
8 , CO, Ar을 포함하는 처리 가스를 사용하여, 처리 압력을 30 내지 60mTorr로 설정함과 동시에 C
4 F
8 가스의 분압을 0.07 내지 0.35mTorr로 설정한다. 이 조건하에서 처리 가스를 플라즈마화하고, 이 플라즈마를 사용하여 절연막(31)을 에칭함으로써, 콘택트 홀(36a, 36b)을 형성한다.

公开(公告)号：KR101760949B1

公开(公告)日：2017-07-24

申请号：KR1020110016251

申请日：2011-02-24

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 모치키히로마사 ,  오카모토신 ,  니시지마다카시 ,  야마자키후미오

IPC: H01L21/3065 ,  H01L21/311 ,  H01L21/3213 ,  H05H1/46 ,  H01L21/02 ,  H01J37/32

Abstract: 내부에플라즈마가발생하는처리실, 해당처리실내부에배치된탑재대, 해당탑재대에대향해서상기처리실내부에배치된전극, 상기처리실내부에제 1 고주파전력을인가하기위한제 1 고주파전원, 상기탑재대에상기제 1 고주파전력보다주파수가낮은제 2 고주파전력을인가하기위한제 2 고주파전원, 상기전극에직류전력을인가하기위한직류전원을구비하는기판처리장치에있어서, 에칭대상막과, 그에칭대상막상에형성된마스크막을갖는기판에에칭처리를실시하는에칭처리방법이제공된다. 상기에칭처리방법은, 상기기판상의마스크막에형성된패턴의형상을개량하는패턴형상개량스텝과, 상기패턴의형상이개량된마스크막을이용하여상기에칭대상막을플라즈마로에칭하는대상막에칭스텝을갖는다. 또한, 상기패턴형상개량스텝에서는, 상기마스크막을플라즈마로에칭하고, 상기대상막에칭스텝에서는, 상기직류전력을상기전극에인가하는동시에, 상기제 2 고주파전력을상기탑재대에제 1 전력레벨과상기제 1 전력레벨보다낮은제 2 전력레벨이반복되는펄스파형상으로인가한다.

公开(公告)号：KR1020010043300A

公开(公告)日：2001-05-25

申请号：KR1020007012262

申请日：1999-04-16

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 오카모토신 ,  이이무로슈니치

IPC: H01L21/3065

Abstract: 실리콘 산화물의 절연막(31)의 상면으로부터, 절연막(31)내에 설치된 깊은 위치의 배선층(33a) 및 얕은 위치의 배선층(33b)에 도달하도록 각각 콘택트 홀(36a, 36b)을 플라즈마 에칭에 의해 형성한다. C
4 F
8 , CO, Ar을 포함하는 처리 가스를 사용하여, 처리 압력을 30 내지 60mTorr로 설정함과 동시에 C
4 F
8 가스의 분압을 0.07 내지 0.35mTorr로 설정한다. 이 조건하에서 처리 가스를 플라즈마화하고, 이 플라즈마를 사용하여 절연막(31)을 에칭함으로써, 콘택트 홀(36a, 36b)을 형성한다.

公开(公告)号：KR100214442B1

公开(公告)日：1999-08-02

申请号：KR1019960003122

申请日：1996-02-07

Applicant: 도쿄엘렉트론가부시키가이샤 ,  가부시끼가이샤 도시바

Inventor： 오카모토신 ,  하야시히사타카 ,  이나자와교치로 ,  마츠시타다카야

IPC: H01L21/306

CPC classification number: H01L21/31116

Abstract: 처리공간내에서 반도체 웨이퍼를 지지하기 위한 하부전극과, 하부전극에 맞은편에 있는 상부전극과, 상부와 하부전극 사이에 RF 전력을 인가하기 위한 RF 전원을 가지는 플라즈마 에칭장비. 어깨부를 가지는 하층으로서 SiN층 및 상기 SiN층을 덮고 있는 SiO
2 층이 웨이퍼 위에 배치되어 있다. 에칭에 의하여 접촉구멍이 SiO
2 층에 형성되어 SiN층의 어깨부를 노출시키게 된다. 처리가스는 C
4 F
8 와 CO를 함유한다. SiO
2 /SiN의 에칭선택률을 설정하기 위하여 처리가스의 각 구성부분의 방전시간이 매개변수로서 사용된다. C
4 F
8 의 분해처리는 방전시간의 선택에 의하여 조절된다. 방전시간은 처리가스의 각부분의 상주시간과 RF 전력의 인가시간에 의하여 결정된다.

公开(公告)号：KR1019960032633A

公开(公告)日：1996-09-17

申请号：KR1019960003122

申请日：1996-02-07

Applicant: 도쿄엘렉트론가부시키가이샤 ,  가부시끼가이샤 도시바

Inventor： 오카모토신 ,  하야시히사타카 ,  이나자와교치로 ,  마츠시타다카야

IPC: H01L21/306

Abstract: 처리공간내에서 반도체 웨이퍼를 지지하기 위한 하부전극과, 하부전극에 맞은편에 있는 상부전극과, 상부와 하부전극 사이에 RF 전압을 인가하기 위한 RF 전압원을 가지는 플라즈마 에칭장비, 어깨부를 가지는 하층으로서 SiN층 및 상기 Si층을 덥고 있는 SiO
2 층이 웨이퍼 위에 배치되어 있다. 에칭에 의하여 접촉구멍이 SiO
2 층에 형성되어 SiN층의 어깨부를 노출시키게 된다. 처리가스는 C
4 F
8 와 CO를 포함한다. SiO
2 /SiN의 에칭선택률을 설정하기 위하여 처리가스의 각 구성부분의 방전시간이 매개변수로서 사용된다. C
4 F
8 의 분해처리는 방전시간의 선택에 의하여 조절된다. 방전시간은 처리가스의 각부분의 상주시간과 RF전압의 인가시간에 의하여 결정된다.

公开(公告)号：KR1020170087069A

公开(公告)日：2017-07-27

申请号：KR1020170090291

申请日：2017-07-17

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 모치키히로마사 ,  오카모토신 ,  니시지마다카시 ,  야마자키후미오

IPC: H01L21/3065 ,  H01L21/311 ,  H01L21/3213 ,  H05H1/46 ,  H01L21/02 ,  H01J37/32 ,  H01L21/768 ,  H01L21/205 ,  H01L21/302 ,  H01L21/203 ,  H01L21/027

CPC classification number: H01L21/3065 ,  H01J37/32091 ,  H01J37/32165 ,  H01L21/02315 ,  H01L21/205 ,  H01L21/302 ,  H01L21/31116 ,  H01L21/32136 ,  H01L21/76825 ,  H01L21/76826 ,  H05H1/46

Abstract: 내부에플라즈마가발생하는처리실, 해당처리실내부에배치된탑재대, 해당탑재대에대향해서상기처리실내부에배치된전극, 상기처리실내부에제 1 고주파전력을인가하기위한제 1 고주파전원, 상기탑재대에상기제 1 고주파전력보다주파수가낮은제 2 고주파전력을인가하기위한제 2 고주파전원, 상기전극에직류전력을인가하기위한직류전원을구비하는기판처리장치에있어서, 에칭대상막과, 그에칭대상막상에형성된마스크막을갖는기판에에칭처리를실시하는에칭처리방법이제공된다. 상기에칭처리방법은, 상기기판상의마스크막에형성된패턴의형상을개량하는패턴형상개량스텝과, 상기패턴의형상이개량된마스크막을이용하여상기에칭대상막을플라즈마로에칭하는대상막에칭스텝을갖는다. 또한, 상기패턴형상개량스텝에서는, 상기마스크막을플라즈마로에칭하고, 상기대상막에칭스텝에서는, 상기직류전력을상기전극에인가하는동시에, 상기제 2 고주파전력을상기탑재대에제 1 전력레벨과상기제 1 전력레벨보다낮은제 2 전력레벨이반복되는펄스파형상으로인가한다.

Abstract translation: 第一高频电源，所述安装用于施加第一射频功率室内部产生的等离子体，其安装设置在所述处理室，用于内，在反对载置台在所述电极上，设置在所述处理室内部，所述处理室 在用于第一，第二高频电力施加第二高频电源是比高频功率频率较低，在具有用于施加直流电力在电极上的直流电源的基板处理装置，并且被蚀刻膜，和 提供了一种蚀刻处理方法，用于对在待蚀刻膜上形成有掩模膜的基板进行蚀刻处理。 蚀刻处理的方法，且具有图案形状提高改善形成于基板上的掩模膜的图案的形状的步骤中，目标膜蚀刻工序中提到的刻蚀对象膜的等离子体，使用该图案提高掩模的图像的薄膜 。 另外，在图案形状改善步骤中，由掩模层称为等离子体，在目标膜蚀刻工序中，在同一时间的直流电力被第一功率电平施加到所述电极，与所述第二高频电源的大和 并且以重复脉冲形状施加比第一功率电平低的第二功率电平。

公开(公告)号：KR100810788B1

公开(公告)日：2008-03-06

申请号：KR1020037005351

申请日：2001-10-01

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 기하라요시히데 ,  오카모토신 ,  이나자와고이치로 ,  슈에마사도모키

IPC: H01L21/3065

CPC classification number: H01L21/76835 ,  H01L21/76811 ,  H01L21/76813

Abstract: 적어도 1층 이상의 저 유전상수 막과 적어도 1층 이상의 하드 마스크를 사용하는 듀얼 다마신 구조의 에칭 방법에 있어서, 쇼울더 마모를 방지하기 위해서 상기 하드 마스크 상에, 최종적으로는 구조중에 잔류하지 않는 더미 막을 적어도 1층 이상 형성하는 것을 특징으로 하는 듀얼 다마신 구조의 에칭 방법을 제공한다. 그에 따라, 하드 마스크의 쇼울더 마모를 억제 가능한 듀얼 다마신 구조의 에칭 방법이 가능해진다.

公开(公告)号：KR1020000049010A

公开(公告)日：2000-07-25

申请号：KR1019997003072

申请日：1997-10-09

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 야츠다고이치 ,  니시아라데츠야 ,  이나자와고우이치로 ,  오카모토신

IPC: H01L21/3065

CPC classification number: H01L21/31116

Abstract: PURPOSE: A plasma etching method is provided to present a good balance between the etching selectivity and the etching planar uniformity of silicon nitride relative to silicon oxide and silicon. CONSTITUTION: An etching gas is supplied into a process chamber(16) and turned into plasma so as to etch a silicon nitride film(12) arranged on a field silicon oxide film(4) on a wafer(w). A mixture gas containing at least CH2F2 gas and O2 gas is used as the etching gas. Parameters for planar uniformity, by which the etching apparatus is set in light of a set value of the planar uniformity, include the process pressure and the mixture ratio (CH2F2/O2) of the mixture gas. As the set value of the planar uniformity is more strict, either one of the process pressure and the mixture ratio is set higher.

Abstract translation: 目的：提供等离子体蚀刻方法，以在氮化硅相对于氧化硅和硅的蚀刻选择性和蚀刻平面均匀性之间保持良好的平衡。 构成：将蚀刻气体供应到处理室（16）中并变成等离子体，以蚀刻布置在晶片（w）上的场氧化硅膜（4）上的氮化硅膜（12）。 使用至少含有CH2F2气体和O2气体的混合气体作为蚀刻气体。 基于平面均匀性的设定值设定蚀刻装置的平面均匀性的参数包括处理压力和混合气体的混合比（CH2F2 / O2）。 由于平面均匀性的设定值更严格，所以将工艺压力和混合比中的任一个设定得更高。