公开(公告)号：KR1020040007641A

公开(公告)日：2004-01-24

申请号：KR1020037015809

申请日：2002-05-31

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 요코야마신 ,  나카지마안리 ,  다다요시히데 ,  나카무라겐지 ,  이마이마사유키 ,  요네카와츠카사

IPC: H01L21/205

CPC classification number: H01L21/3185 ,  B82Y10/00 ,  B82Y30/00 ,  C23C16/30 ,  C23C16/345 ,  C23C16/45546 ,  C23C16/56 ,  H01L21/3144 ,  H01L21/3145 ,  H01L21/31612 ,  H01L21/31662 ,  H01L21/3211 ,  Y10S438/909

Abstract: 형성하는 실리콘의 질화막 또는 산질화막의 막의 면내의 균일성을 향상시키고, 또한, 그 때의 생산 능률을 향상시킬 수 있는 반도체 장치의 제조 방법을 제공한다. 실리콘 기판 상에 실리콘 산화막 또는 실리콘 산질화막으로 이루어지는 제 1 막을 형성하는 공정과, 테트라클로로실란 단분자층 1층으로 이루어지는 제 2 막을 형성하는 공정과, 제 2 막을 질화 처리하여 질화규소 단분자층 1층으로 이루어지는 제 3 막을 형성하는 공정을 갖는다. 제 2 막을 형성하는 공정 및 제 3 막을 형성하는 공정을 소정 회수 반복하여 소정의 막두께의 질화규소막을 형성한다. 제조 장치는, 선반이 층층이 쌓인 형상의 웨이퍼 포트에 복수의 실리콘 기판이 배치되어, 프로세스 가스 공급관으로부터 반응관의 위쪽을 향해서 프로세스 가스가 공급된다.

公开(公告)号：KR101310513B1

公开(公告)日：2013-09-25

申请号：KR1020117023695

申请日：2010-03-10

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 모리야츠요시 ,  요코야마신 ,  오쿠야마기쿠오

IPC: H01L21/302

CPC classification number: H01L21/67051 ,  H01L21/02057

Abstract: 미세 패턴이 형성되어 있는 기판을, 그 미세 패턴에 악영향을 주는 일 없이 단시간에 세정하는 기판 세정 방법을 제공한다. 대표길이가 0.1㎛이하의 홈 또는 구멍을 갖는 미세 패턴이 형성된 웨이퍼를, 수분을 포함한 공간에 있어서, 소정 위치에 배치된 대향 전극을 사이에 두고, 예각 형상의 선단부를 갖는 냉각 가능한 방전 전극의 선단부에 대해 일정 간격으로 대면하도록, 웨이퍼를 배치하고, 방전 전극을 냉각하여 방전 전극에 결로를 발생시키고, 또한 방전 전극과 대향 전극의 사이에 일정 전압을 인가한다. 이 일정 전압의 인가시, 방전 전극의 선단부에서 직경이 10㎚이하의 물 미립자를 함유하는 에어로졸을 발생시키고, 에어로졸을 웨이퍼에 분무하는 것에 의해 웨이퍼를 세정한다.

公开(公告)号：KR1020110122875A

公开(公告)日：2011-11-11

申请号：KR1020117023695

申请日：2010-03-10

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 모리야츠요시 ,  요코야마신 ,  오쿠야마기쿠오

IPC: H01L21/302

CPC classification number: H01L21/67051 ,  H01L21/02057

Abstract: 미세 패턴이 형성되어 있는 기판을, 그 미세 패턴에 악영향을 주는 일 없이 단시간에 세정하는 기판 세정 방법을 제공한다. 대표길이가 0.1㎛이하의 홈 또는 구멍을 갖는 미세 패턴이 형성된 웨이퍼를, 수분을 포함한 공간에 있어서, 소정 위치에 배치된 대향 전극을 사이에 두고, 예각 형상의 선단부를 갖는 냉각 가능한 방전 전극의 선단부에 대해 일정 간격으로 대면하도록, 웨이퍼를 배치하고, 방전 전극을 냉각하여 방전 전극에 결로를 발생시키고, 또한 방전 전극과 대향 전극의 사이에 일정 전압을 인가한다. 이 일정 전압의 인가시, 방전 전극의 선단부에서 직경이 10㎚이하의 물 미립자를 함유하는 에어로졸을 발생시키고, 에어로졸을 웨이퍼에 분무하는 것에 의해 웨이퍼를 세정한다.

公开(公告)号：KR100574148B1

公开(公告)日：2006-04-25

申请号：KR1020037015809

申请日：2002-05-31

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 요코야마신 ,  나카지마안리 ,  다다요시히데 ,  나카무라겐지 ,  이마이마사유키 ,  요네카와츠카사

IPC: H01L21/205

CPC classification number: H01L21/3185 ,  B82Y10/00 ,  B82Y30/00 ,  C23C16/30 ,  C23C16/345 ,  C23C16/45546 ,  C23C16/56 ,  H01L21/3144 ,  H01L21/3145 ,  H01L21/31612 ,  H01L21/31662 ,  H01L21/3211 ,  Y10S438/909

Abstract: 형성하는 실리콘의 질화막 또는 산질화막의 막의 면내의 균일성을 향상시키고, 또한, 그 때의 생산 능률을 향상시킬 수 있는 반도체 장치의 제조 방법을 제공한다. 실리콘 기판 상에 실리콘 산화막 또는 실리콘 산질화막으로 이루어지는 제 1 막을 형성하는 공정과, 테트라클로로실란 단분자층 1층으로 이루어지는 제 2 막을 형성하는 공정과, 제 2 막을 질화 처리하여 질화규소 단분자층 1층으로 이루어지는 제 3 막을 형성하는 공정을 갖는다. 제 2 막을 형성하는 공정 및 제 3 막을 형성하는 공정을 소정 회수 반복하여 소정의 막두께의 질화규소막을 형성한다. 제조 장치는, 선반이 층층이 쌓인 형상의 웨이퍼 포트에 복수의 실리콘 기판이 배치되어, 프로세스 가스 공급관으로부터 반응관의 위쪽을 향해서 프로세스 가스가 공급된다.

Abstract translation: 改善氮化物膜或在形成氮氧化硅膜的膜面的均匀性，并且还提供一种用于制造能够改善当时生产效率的半导体装置的方法。 形成由氧化硅膜或硅衬底上的氮氧化硅膜，形成第二膜的由四氯硅烷单分子层1层的工序中的第一膜的步骤中，一第二个第一通过氮化膜3由硅氮化物单分子层1，层的 从而形成电影。 重复形成第二膜的步骤和形成第三膜的步骤预定次数以形成具有预定膜厚度的氮化硅膜。 制造装置中，布置在晶片端口上的多个硅基板的搁板状层叠层状，并且处理气体朝向从处理气体供给管的反应管的顶部被提供。