中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

21 records (took 0.057 seconds)

    반도체 장치의 제조 방법
    4.
    发明公开
    반도체 장치의 제조 방법 审中-实审
    制造半导体器件的方法

    公开(公告)号：KR1020170084749A

    公开(公告)日：2017-07-21

    申请号：KR1020160003788

    申请日：2016-01-12

    Applicant: 삼성전자주식회사

    Inventor： 민효선 ,  김윤재 ,  신수호 ,  한성희

    IPC: H01L21/033 ,  H01L21/311 ,  H01L21/32

    CPC classification number: H01L21/30604 ,  H01L21/0337 ,  H01L21/26506 ,  H01L21/283 ,  H01L21/3085 ,  H01L21/3086 ,  H01L21/32139 ,  H01L21/76895 ,  H01L21/8221 ,  H01L27/10823 ,  H01L27/10894

    Abstract: 본발명의일 실시예에따른반도체장치의제조방법은셀 영역및 주변회로영역을포함하는기판의상기주변회로영역상에차례로제 1 절연패턴및 식각정지패턴을형성하는것, 평면적관점에서, 상기기판의상기셀 영역상에제 1 방향으로연장하고서로평행한제 1 부분들및 한쌍의상기제 1 부분들을연결하고, 상기식각정지패턴의일측벽의일부및 상기제 1 절연패턴의일 측벽의일부를덮는제 2 부분을포함하는제 1 마스크패턴을형성하는것, 상기기판상에상기식각정지패턴및 상기제 1 마스크패턴을덮는제 2 절연막을형성하는것, 상기식각정지패턴의일부분및 상기제 2 절연막의일부분을차례로식각하여, 상기제 2 부분을노출시키는것, 상기식각정지패턴의나머지부분은상기기판의상기주변회로영역상에서제 2 마스크패턴을정의하고및 상기제 2 부분을제거하여, 상기제 1 부분들을서로분리하는것을포함할수 있다.

    Abstract translation: 用于根据本发明haneungeot形成在订单上的外围电路区和衬底的包括单元区域和外围电路区域中的蚀刻停止图案的第一绝缘图案的一个实施方式的半导体装置的制造，在平面视图中的方法，所述衬底 在对某gisel区域的第一方向延伸并连接所述第一部分和一对彼此平行的所述第一部分，并且所述部分中的一个壁的一部分和一个侧壁的第一绝缘图案的服装，所述蚀刻停止图案 在衬底上形成第二绝缘层，第二绝缘层覆盖蚀刻停止图案和第一掩模图案;在第二绝缘层上形成第二绝缘层， 蚀刻停止图案的第二部分在衬底的外围电路区上限定第二掩模图案并去除第二部分， 1，

    반도체 소자 제조 공정의 최적 센서 선정 방법
    5.
    发明公开
    반도체 소자 제조 공정의 최적 센서 선정 방법 无效
    选择半导体制造工艺最佳传感器的方法

    公开(公告)号：KR1020100113852A

    公开(公告)日：2010-10-22

    申请号：KR1020090032374

    申请日：2009-04-14

    Applicant: 삼성전자주식회사

    Inventor： 백계현 ,  김윤재 ,  김용진

    IPC: H01L21/00 ,  H01L21/02

    CPC classification number: G05B19/4183 ,  G05B2219/37224 ,  G05B2219/37309 ,  Y02P90/10 ,  Y02P90/14

    Abstract: PURPOSE: It best suiteds of the processing of semiconductor device, in the sensor method for choosing, the processing condition accurately senses the signal-changed mood to the real-time. CONSTITUTION: The normal response nature about the sensors according to the change of the processing conditions is instituted(S110). Fixation conditions are varied(S120). The sensor each response rate is measured at(S130). The sensors to the normal response nature is selected(S200). Selected sensors are arranged according to the processing condition to the response rate net(S310).

    Abstract translation: 目的：最适合半导体器件的处理，在传感器选择方法中，处理条件能够准确地感应到信号改变的情绪。 构成：根据加工条件的变化，建立传感器的正常响应特性（S110）。 固定条件不同（S120）。 在（S130）处测量传感器的每个响应速率。 选择具有正常响应特性的传感器（S200）。 选择的传感器根据处理条件与响应速率网络进行配置（S310）。

    기판의 처리 방법
    6.
    发明公开
    기판의 처리 방법 有权
    处理基板的方法

    公开(公告)号：KR1020100030122A

    公开(公告)日：2010-03-18

    申请号：KR1020080088915

    申请日：2008-09-09

    Applicant: 삼성전자주식회사

    Inventor： 김윤재 ,  김용진 ,  켄토카시키 ,  배근희

    IPC: H01L21/205

    CPC classification number: C23C16/505 ,  C23C16/45523 ,  C23C16/52 ,  H01J37/321 ,  H01J37/32146 ,  H01J37/32449 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/31608 ,  H01L21/3185

    Abstract: PURPOSE: A method for processing a substrate is provided to prevent the generation of reflected wave and secure a superior coating quality on a corner of the substrate by mixing the plasma of time modulation mode and the plasma of continuous working mode. CONSTITUTION: A substrate is loaded in a chamber(S10). A first treatment for the substrate is performed at a fist plasma mode(S20). A second treatment for the substrate is performed at a second plasma mode(S30). A third treatment for the substrate is performed at a third plasma mode(S40). At least one of the first plasma mode and the second plasma mode is time modulation mode.

    Abstract translation: 目的：提供一种处理基板的方法，以通过混合时间调制模式的等离子体和连续工作模式的等离子体来防止反射波的产生并且确保在基板的拐角上的优异的涂层质量。 构成：将基板装载到室中（S10）。 在第一等离子体模式下进行基板的第一处理（S20）。 在第二等离子体模式下进行基板的第二处理（S30）。 在第三等离子体模式下进行基板的第三处理（S40）。 第一等离子体模式和第二等离子体模式中的至少一个是时间调制模式。

    펄스 플라즈마 매칭시스템 및 그 방법
    7.
    发明授权
    펄스 플라즈마 매칭시스템 및 그 방법 有权
    脉冲等离子体匹配系统及其方法

    公开(公告)号：KR100915613B1

    公开(公告)日：2009-09-07

    申请号：KR1020070063042

    申请日：2007-06-26

    Applicant: 삼성전자주식회사

    Inventor： 배근희 ,  김윤재 ,  김용진

    IPC: H05H1/36 ,  H05H1/24 ,  H05H1/30

    CPC classification number: H05H1/46 ,  H01J37/32082 ,  H01J37/32183

    Abstract: 본 발명은 반도체 제조설비에서 펄스 플라즈마 발생 시 타임딜레이로 인한 매칭 페일이 발생하지 않도록 펄스플라즈마의 임피던스를 매칭시키는 기술이다.
    펄스 플라즈마 발생 시 타임딜레이로 인한 반사파워 발생을 방지하기 위한 본 발명의 펄스 플라즈마 매칭시스템은 고주파 파워를 발생시키는 고주파 파워소스와, 상기 고주파 파워펄스에 동기되도록 임피던스 매칭보정 펄스의 위상을 쉬프트시키는 위상 쉬프터와, 상기 고주파 파워소스로부터 발생된 고주파 파워를 받아 플라즈마 임피던스를 매칭시켜 RF파워 펄스를 공정챔버로 인가하는 고주파 매칭박스와, 상기 공정챔버로부터 발생된 플라즈마에 대한 임피던스를 측정하는 네트웍 분석기와, 상기 네트웍 분석기로부터 측정된 플라즈마 임피던스 값에 대응하는 캐패시턴스 조정신호를 상기 고주파 매칭박스로 출력하고 상기 임피던스 매칭보정펄스를 상기 위상쉬프터로 출력하는 제어부를 포함한다.
    반도체 제조설비에서 펄스 플라즈마 발생 시 고주파 파워 펄스에 동기되도록 임피던스 매칭 보정펄스의 위상을 쉬프트시켜 펄스 플라즈마의 임피던스를 매칭시키므로 타임딜레이로 인한 반사파워의 발생으로 공정불량 발생을 방지한다.
    펄스플라즈마, 펄스플라즈마 매칭, 플라즈마 미스매칭, 플라즈마설비

    기판의 처리 방법
    8.
    发明授权
    기판의 처리 방법 有权
    处理基板的方法

    公开(公告)号：KR101489326B1

    公开(公告)日：2015-02-11

    申请号：KR1020080088915

    申请日：2008-09-09

    Applicant: 삼성전자주식회사

    Inventor： 김윤재 ,  김용진 ,  켄토카시키 ,  배근희

    IPC: H01L21/205

    CPC classification number: C23C16/505 ,  C23C16/45523 ,  C23C16/52 ,  H01J37/321 ,  H01J37/32146 ,  H01J37/32449 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/31608 ,  H01L21/3185

    Abstract: 플라즈마를 이용한 기판의 처리 방법이 제공된다. 이에 따르면, 챔버 내에 기판을 로딩한다. 상기 챔버 내에서 제 1 플라즈마 모드로 상기 기판을 1차 처리한다. 상기 챔버 내에서 제 2 플라즈마 모드로 상기 기판을 2차 처리한다. 상기 제 1 플라즈마 모드 및 상기 제 2 플라즈마 모드 가운데 적어도 하나는 상기 기판에 발생하는 플라즈마 대전 손상을 줄이기 위해서 상기 챔버 내에 유도되는 플라즈마의 온 및 오프를 반복하는 시간 변조 모드이고, 상기 시간 변조 모드는 상기 챔버 내에 플라즈마를 유도하기 위해 상기 기판 위의 상부 전극에 공급된 상부 RF 파워 및 상기 기판 아래의 하부 전극에 공급된 바닥 RF 파워를 동시에 주기적으로 온(on) 및 오프(off)시켜 수행한다.

    반도체 구조물의 형상을 예정하는 공정 파라 메타의 예측시스템, 상기 공정 파라 메타의 예측 시스템을 가지는반도체 제조 장비 및 그 장비의 사용방법
    9.
    发明授权
    반도체 구조물의 형상을 예정하는 공정 파라 메타의 예측시스템, 상기 공정 파라 메타의 예측 시스템을 가지는반도체 제조 장비 및 그 장비의 사용방법 有权
    具有预测半导体结构形状的预测系统，具有工艺参数预测系统的半导体制造设备及使用具有相同功能的半导体制造设备的方法

    公开(公告)号：KR101286240B1

    公开(公告)日：2013-07-15

    申请号：KR1020070106687

    申请日：2007-10-23

    Applicant: 삼성전자주식회사

    Inventor： 백계현 ,  김윤재 ,  김용진

    IPC: H01L21/02 ,  H01L21/3065

    CPC classification number: H01J37/32935

    Abstract: 반도체 구조물의 형상을 예정하는 공정 파라 메타의 예측 시스템, 상기 공정 파라 메타의 예측 시스템을 가지는 반도체 제조 장비 및 그 장비의 사용방법을 제공한다. 상기 예측 시스템, 반도체 제조 장비 및 그 장비의 사용방법은 반도체 제조 공정이 수행되는 동안 공정 챔버로부터 발산되는 플라즈마를 사용해서 반도체 구조물의 형상을 실시간으로 예정할 수 있는 방안을 제시할 수 있다. 이를 위해서, 상기 예측 시스템은 공정 예측 수단 및 공정 변경점 대응 수단을 가질 수 있다. 상기 공정 예측 수단은 반도체 구조물들의 관측 파라 메타들 및 상기 반도체 구조물들에 대응하는 공정 챔버 내 플라즈마들의 센서 파라 메타들을 조합 및 연산해서 예측 파라 메타들을 확보할 수 있다. 그리고, 상기 공정 변경점 대응 수단은 센서 파라 메타들을 서로 비교해서 공정 챔버 내 공정 변경점을 확인할 수 있다.
    반도체 제조 장비, 공정 챔버, 반도체 구조물 및 플라즈마

    플라즈마 검사 방법 및 이를 수행하기 위한 장치
    10.
    发明公开
    플라즈마 검사 방법 및 이를 수행하기 위한 장치 无效
    测量等离子体的方法及其加工设备

    公开(公告)号：KR1020090116391A

    公开(公告)日：2009-11-11

    申请号：KR1020080042296

    申请日：2008-05-07

    Applicant: 삼성전자주식회사

    Inventor： 배근희 ,  김윤재 ,  박민준

    IPC: H01L21/66 ,  H01L21/3065

    Abstract: PURPOSE: A plasma inspecting method and a device for performing the same are provided to measure floating potential in a plasma generating space in real time by inspecting the plasma with the wide band. CONSTITUTION: The floating potential is measured in the plasma generating space in real time(S10). An amplitude peak is obtained in the measured floating potential data in real time(S12). A Fourier transform value is extracted according to a frequency by Fourier-transforming the measured floating potential. Each peak value of the Fourier transform value is obtained(S14). It is determined whether each peak value is out of the set reference range(S16). The plasma state variation is inspected through the set reference range(S18).

    Abstract translation: 目的：提供等离子体检查方法和用于执行等离子体检测方法的装置，以通过检查宽带的等离子体来实时测量等离子体产生空间中的浮动电位。 构成：实时地在等离子体产生空间中测量浮动电位（S10）。 在测量的浮动电位数据中实时获得幅度峰值（S12）。 通过傅里叶变换测量的浮动电位，根据频率提取傅立叶变换值。 获得傅里叶变换值的每个峰值（S14）。 确定每个峰值是否在设定的参考范围之外（S16）。 通过设定的参考范围检查等离子体状态变化（S18）。

Patent Agency Ranking