반도체 장치 및 그 제조 방법
    1.
    发明公开
    반도체 장치 및 그 제조 방법 审中-实审
    半导体装置及其制造方法

    公开(公告)号:KR1020170012758A

    公开(公告)日:2017-02-03

    申请号:KR1020150104487

    申请日:2015-07-23

    Abstract: 반도체장치가제공된다. 상기반도체장치는기판상에제공된다결정반도체막, 상기다결정반도체막상에배치되며제1 방향으로연장된분리트렌치에의해상기제1 방향과교차하는제2 방향으로서로이격된제1 및제2 적층구조체들, 및상기제1 및제2 적층구조체들의각각을수직으로관통하는수직채널구조체를포함할수 있다. 상기다결정반도체막은상기제2 방향으로서로접하는제1 결정립영역및 제2 결정립영역을포함할수 있다. 상기제1 및제2 결정립영역들내의결정립들은상기제2 방향으로장축을가질수 있다.

    Abstract translation: 半导体器件包括在衬底上的多晶半导体层,多晶半导体层上的第一和第二堆叠,第一和第二堆叠沿第一方向延伸,第一和第二堆叠之间的分离沟槽,并沿第一方向延伸, 分离沟槽,沿与第一方向交叉的第二方向分离第一和第二堆叠;以及垂直通道结构,其垂直穿过第一和第二堆叠中的每一个,其中多晶半导体层包括第一晶粒区域和与第 第一和第二晶粒区域沿着第二方向彼此相邻,并且其中第一和第二晶粒区域中的每一个包括多个晶粒,每个晶粒具有平行于第二方向的纵向轴线。

    수직형 메모리 장치 및 이의 제조 방법
    2.
    发明公开
    수직형 메모리 장치 및 이의 제조 방법 审中-实审
    垂直型存储器件及其制造方法

    公开(公告)号:KR1020170035629A

    公开(公告)日:2017-03-31

    申请号:KR1020150134754

    申请日:2015-09-23

    Abstract: 수직형메모리장치는기판, 기판의상면에대해수직방향으로연장하는복수의채널들, 채널들을감싸며수직방향으로서로이격되어적층되는복수의비금속게이트패턴들, 비금속게이트패턴들각각을둘러싸며상기수직방향으로서로이격되어적층되는복수의금속게이트패턴들을포함한다. 비금속게이트패턴및 금속게이트패턴의조합에의해수직형메모리장치의기계적, 전기적안정성이향상될수 있다.

    Abstract translation: 垂直存储器件包括:衬底;在与衬底的上表面垂直的方向上延伸的多个沟道;围绕沟道且在垂直方向上彼此堆叠的多个非金属栅极图案; 并且多个金属栅极图案在栅电极的方向上彼此堆叠并间隔开。 非金属栅极图案和金属栅极图案的组合可以改善垂直存储器件的机械和电气稳定性。

    반도체 장치
    3.
    发明公开
    반도체 장치 审中-实审
    半导体器件

    公开(公告)号:KR1020150103536A

    公开(公告)日:2015-09-11

    申请号:KR1020140025105

    申请日:2014-03-03

    CPC classification number: H01L27/11582 H01L27/11551

    Abstract: 반도체 장치는 기판 상에 제1 방향으로 연장되고 상기 기판 상에 적층된 절연 패턴들 및 상기 절연 패턴들 사이의 게이트 전극을 포함하고 분리 트렌치를 개재하여 상기 제1 방향에 교차하는 제2 방향으로 서로 마주보는 게이트 구조체, 상기 게이트 구조체들을 관통하여 상기 기판과 연결되는 수직 기둥들, 상기 분리 트렌치에 노출된 상기 게이트 구조체들의 측벽 상에 제공된 절연 스페이서, 및 상기 게이트 전극들과 상기 절연 스페이서 사이의 확산 배리어 구조를 포함한다.

    Abstract translation: 半导体器件包括:多个栅极结构,包括在第一方向上延伸并堆叠在衬底上的隔离图案,以及通过在与第一方向相交的第二方向上插入隔离沟槽而在电介质图案之间彼此面对的栅电极; 穿过所述栅极结构并连接到所述衬底的多个垂直柱; 设置在暴露于隔离沟槽的栅极结构的侧壁上的绝缘间隔物; 以及栅电极和隔离间隔物之间​​的扩散阻挡结构。

    3차원 반도체 기억 소자의 형성 방법
    4.
    发明授权
    3차원 반도체 기억 소자의 형성 방법 有权
    形成三维半导体存储元件的方法

    公开(公告)号:KR101757454B1

    公开(公告)日:2017-07-27

    申请号:KR1020100103017

    申请日:2010-10-21

    Abstract: 3차원반도체기억소자의형성방법을제공한다. 본발명에따른 3차원반도체기억소자의형성방법은기판을하나의챔버내로로딩하는것, 상기챔버내에서산화막들및 희생막들을교대로그리고반복적으로적층하는것 및상기기판을상기챔버로부터언로딩하는것을포함하되, 상기각 산화막의증착시에, 산소소스가스는아산화질소를포함할수 있다.

    Abstract translation: 提供了一种用于形成三维半导体存储元件的方法。 根据本发明的形成三维半导体存储器件的方法包括:将衬底加载到一个室中,交替并重复地在室中沉积氧化物膜和牺牲膜,并且从室中卸载衬底 其中在每个氧化物膜的沉积期间,氧源气体可以包括一氧化二氮。

    수직형 메모리 장치
    5.
    发明公开
    수직형 메모리 장치 审中-实审
    垂直存储器件

    公开(公告)号:KR1020160135935A

    公开(公告)日:2016-11-29

    申请号:KR1020150069447

    申请日:2015-05-19

    CPC classification number: H01L27/11582 H01L23/528

    Abstract: 수직형메모리장치는기판, 기판상에서수직방향으로연장하며저부에수평방향으로분기되는돌출부를포함하는채널, 돌출부및 기판을연결시키는반도체패턴, 및채널의돌출부및 반도체패턴의상부에배치되어채널을감싸며수직방향으로서로이격되어적층되는게이트라인들을포함한다. 돌출부및 반도체패턴에의해채널및 기판사이의연결이구현될수 있다.

    Abstract translation: 垂直存储器件包括衬底,衬底上的通道,相对于衬底的顶表面在垂直方向上延伸,并且在通道的下部包括突起,所述突起在平行方向上相对于 到基板的顶面,连接突起和基板的半导体图案,以及在垂直方向上彼此堆叠和间隔开的栅极线,突起和半导体图案上的栅极线并围绕通道。

    반도체 소자 및 그 제조 방법
    6.
    发明公开
    반도체 소자 및 그 제조 방법 审中-实审
    半导体装置及其制造方法

    公开(公告)号:KR1020160130897A

    公开(公告)日:2016-11-15

    申请号:KR1020150062608

    申请日:2015-05-04

    Inventor: 한혁 손연실

    CPC classification number: H01L29/792 H01L27/1157 H01L29/66833

    Abstract: 반도체소자가제공된다. 반도체소자는기판상에제공된금속전극, 상기금속전극상에배치되며금속질화물을포함하는산화방지막, 및상기산화방지막상의캐핑막을포함할수 있다.

    Abstract translation: 半导体器件包括在基板上的电荷存储图案,电荷存储图案上的阻挡绝缘图案,以及阻挡绝缘图案上的控制栅极结构,具有金属电极图案的控制栅极结构和氧化防止图案 金属电极图案,氧化防止图案包括金属氮化物。

    반도체 메모리 소자
    8.
    发明公开
    반도체 메모리 소자 审中-实审
    半导体存储器件

    公开(公告)号:KR1020170039789A

    公开(公告)日:2017-04-12

    申请号:KR1020150138408

    申请日:2015-10-01

    Abstract: 본발명의반도체메모리소자는기판상에차례로적층된절연패턴들및 게이트패턴들, 상기기판과연결되며, 상기절연패턴들및 상기게이트패턴들을관통하는수직채널, 상기게이트패턴들과상기수직채널사이에배치된전하저장구조체, 상기기판에대해수직방향으로연장하며, 상기게이트패턴들을수평적으로분리하는콘택구조체를포함하되, 상기게이트패턴들각각은, 상기절연패턴들사이에배치되고, 상기콘택구조체쪽으로리세스된오목부를갖는제 1 베리어패턴, 및상기제 1 베리어패턴의상기오목부내에배치된금속패턴을포함할수 있다.

    Abstract translation: 本发明的半导体存储器件包括顺序地堆叠在衬底上的绝缘图案和栅极图案,连接到衬底并且穿过绝缘图案和栅极图案的垂直沟道, 以及接触结构,沿垂直于衬底的方向延伸并水平分隔栅极图案,其中每个栅极图案设置在绝缘图案之间, 第一阻挡图案具有朝结构侧凹陷的凹部和设置在第一阻挡图案的凹部中的金属图案。

    비휘발성 메모리 장치 및 그의 제조 방법
    9.
    发明公开
    비휘발성 메모리 장치 및 그의 제조 방법 审中-实审
    非易失性存储器件及其制造方法

    公开(公告)号:KR1020170029795A

    公开(公告)日:2017-03-16

    申请号:KR1020150126836

    申请日:2015-09-08

    Abstract: 비휘발성메모리장치및 그의제조방법이제공된다. 비휘발성메모리장치는, 기판상에, 상기기판에대해수직으로연장되는도전성라인, 상기기판상에, 상기기판에대해수직으로연장되고, 상기도전성라인과이격되는제1 채널층, 상기제1 채널층과상기도전성라인사이에, 상기기판에대해수직으로연장되는제2 채널층, 상기도전성라인과상기제2 채널층사이에, 제1 두께를갖는제1 부분과, 상기제1 두께와다른제2 두께를갖는제2 부분을포함하는제1 게이트전극및 상기제1 채널층과상기제2 채널층사이에, 상기제2 두께를갖는제2 게이트전극을포함한다.

    Abstract translation: 提供了一种非易失性存储器件及其制造方法。 非易失性存储器件包括衬底,垂直于衬底延伸的导线,垂直于衬底延伸并与导线间隔开的第一沟道层, 第二沟道层,在所述导线和所述导线之间延伸,所述第二沟道层垂直于所述衬底延伸;第一部分,在所述导线和所述第二沟道层之间具有第一厚度; 在第一沟道层和第二沟道层之间具有第二厚度的第二栅电极以及具有第二厚度的第二栅电极。

    반도체 메모리 소자
    10.
    发明公开
    반도체 메모리 소자 审中-实审
    半导体存储器件

    公开(公告)号:KR1020170026924A

    公开(公告)日:2017-03-09

    申请号:KR1020150122907

    申请日:2015-08-31

    Abstract: 본발명의실시예에따른반도체메모리소자는기판의상부면에수직방향으로적층된게이트전극들및 상기게이트전극들사이에배치된절연패턴들을포함하는적층구조체, 상기적층구조체를관통하며상기기판과연결되는수직채널들, 상기수직채널들각각을둘러싸는터널링절연막, 상기터널링절연막과상기게이트전극들사이및 상기수직방향으로인접하는상기절연패턴들사이에배치된전하저장패턴들, 상기전하저장패턴들과상기게이트전극들사이및 상기수직방향으로인접하는상기절연패턴들사이에배치된블로킹절연패턴들, 및상기적층구조체를가로지르며, 상기수직채널들과연결되는비트라인을포함하되, 상기블로킹절연패턴들은상기게이트전극들의수직두께보다큰 수직두께를가질수 있다.

    Abstract translation: 公开了一种半导体存储器件。 该装置可以包括堆叠,其包括沿垂直方向堆叠在基板上的栅电极和插入在栅电极之间的绝缘图案,穿过堆叠并连接到基板的垂直沟道,围绕每个垂直沟道的隧道绝缘层,电荷 存储设置在隧道绝缘层和栅电极之间并在垂直方向上彼此间隔开的图案,阻止在电荷存储图案和栅电极之间设置并且在垂直方向上彼此间隔开的绝缘图案,以及位 线穿过堆叠并连接到垂直通道。 阻挡绝缘图案可以具有大于栅极电极的垂直厚度。

Patent Agency Ranking