公开(公告)号：KR1020130063348A

公开(公告)日：2013-06-14

申请号：KR1020110129820

申请日：2011-12-06

Applicant: 삼성전자주식회사

Inventor： 김명철 ,  김일섭 ,  김철 ,  신종찬 ,  이종욱 ,  이충호 ,  최시영 ,  홍종서

IPC: H01L21/027

CPC classification number: H01L27/0886 ,  H01L21/0337 ,  H01L21/3081 ,  H01L21/3086 ,  H01L29/16 ,  H01L21/0274 ,  G03F1/80

Abstract: PURPOSE: A method for forming pattern a semiconductor device is provided to form patterns having various line widths by using a process for trimming a spacer. CONSTITUTION: A hard mask layer(30) is formed on a semiconductor substrate(10). A first and a second sacrificial layer pattern(40a,40b) are separated from each other and formed on a hard mask layer. A first spacer(70a) is formed at both sides of the first sacrificial layer pattern. A second layer spacer(70b) is formed at both sides of the second sacrificial layer pattern. A second spacer is trimmed so that the line width of the second spacer is narrower than that of the first spacer.

Abstract translation: 目的：提供一种用于形成图案的半导体器件的方法，以通过使用用于修整间隔物的工艺来形成具有各种线宽的图案。 构成：在半导体衬底（10）上形成硬掩模层（30）。 第一和第二牺牲层图案（40a，40b）彼此分离并形成在硬掩模层上。 第一间隔物（70a）形成在第一牺牲层图案的两侧。 第二层间隔物（70b）形成在第二牺牲层图案的两侧。 修整第二间隔物，使得第二间隔物的线宽比第一间隔物的线宽窄。

公开(公告)号：KR100766499B1

公开(公告)日：2007-10-15

申请号：KR1020060102569

申请日：2006-10-20

Applicant: 삼성전자주식회사

Inventor： 안동호 ,  호리이 ,  신종찬 ,  배준수 ,  안형근

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/143 ,  H01L27/2409 ,  H01L27/2472 ,  H01L45/06 ,  H01L45/1226 ,  H01L45/1293 ,  H01L45/144 ,  H01L45/148 ,  H01L45/1675 ,  Y10S438/90

Abstract: A phase change memory device and a fabricating method thereof are provided to prevent defects of a phase-change material by contacting two terminals connected to a phase-change pattern with a lower surface of the phase-change pattern. A mold insulating layer is formed on a semiconductor substrate, and a first plug electrode(160) and a second plug electrode(161) are formed in the mold insulating layer. A phase-change pattern(165) is disposed on the mold insulating layer, and is connected to an upper surface of the first plug electrode and a first portion of an upper surface of the second plug electrode. The entire surface of the substrate is covered by an upper insulating layer. A wiring plug(190) is connected to a second portion of the upper surface of the second plug electrode through the upper insulating layer. A wiring is disposed on the upper insulating layer.

Abstract translation: 提供一种相变存储器件及其制造方法，通过使与相变图案相连的两个端子与相变图案的下表面接触来防止相变材料的缺陷。 在半导体衬底上形成模具绝缘层，在模具绝缘层中形成第一插头电极（160）和第二插头电极（161）。 相变图案（165）设置在模具绝缘层上，并且连接到第一插头电极的上表面和第二插头电极的上表面的第一部分。 基板的整个表面被上绝缘层覆盖。 布线插头（190）通过上绝缘层连接到第二插头电极的上表面的第二部分。 布线布置在上绝缘层上。

公开(公告)号：KR1020020006333A

公开(公告)日：2002-01-19

申请号：KR1020000039945

申请日：2000-07-12

Applicant: 삼성전자주식회사

Inventor： 신종찬

IPC: H01L27/10

Abstract: PURPOSE: A semiconductor memory device which improves step coverage between a peripheral region and a cell region is provided to make a barrier connected to an outermost cylindrical capacitor in the cell region so that the barrier can be supported, by forming the barrier in the circumference of the cell region while the cell capacitor is formed. CONSTITUTION: A semiconductor memory cell array is formed in the cell region. A peripheral circuit part is formed in the peripheral region near the cell region. The barrier is formed in the circumference of the cell region to improve the step coverage between the peripheral region and the cell region as the cell capacitor is formed. The barrier is connected to at least one outermost cylindrical capacitor so that the barrier is supported.

Abstract translation: 目的：提供一种提高周边区域和单元区域之间的台阶覆盖的半导体存储器件，以形成与单元区域中的最外圆柱形电容器相连的势垒，从而通过在圆周区域中形成屏障 在单元电容器形成的同时，单元区域。 构成：在单元区域中形成半导体存储单元阵列。 外围电路部分形成在细胞区域附近的周边区域。 在单元区域的周围形成势垒，以在形成单元电容器时改善周边区域和单元区域之间的阶梯覆盖。 屏障连接到至少一个最外面的圆柱形电容器，使得屏障被支撑。

公开(公告)号：KR1020120050624A

公开(公告)日：2012-05-21

申请号：KR1020100111971

申请日：2010-11-11

Applicant: 삼성전자주식회사

Inventor： 김상진 ,  신종찬 ,  배용국 ,  김도형 ,  박동운

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/76895 ,  H01L21/28518 ,  H01L21/31144 ,  H01L21/76897 ,  H01L21/823418 ,  H01L21/823475 ,  H01L21/823481 ,  H01L29/66545 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7848

Abstract: PURPOSE: A manufacturing method of a semiconductor device is provided to effectively form an opening part for forming a metal silicide pattern and a plug using first and second etching masks. CONSTITUTION: A metal gate structure(200) is formed on a substrate. A first etching mask(212) and a second etching mask(232) are successively formed on a first interlayer insulating film. An opening part for exposing the upper surface of the substrate is formed by eliminating a part of the first interlayer insulating film. A metal silicide pattern is formed on the upper surface of the exposed substrate. A plug for filling a remaining part of the opening part is formed on the metal silicide pattern.

Abstract translation: 目的：提供半导体器件的制造方法，以有效地形成用于使用第一和第二蚀刻掩模形成金属硅化物图案和插头的开口部分。 构成：在基板上形成金属栅极结构（200）。 第一蚀刻掩模（212）和第二蚀刻掩模（232）依次形成在第一层间绝缘膜上。 通过去除第一层间绝缘膜的一部分来形成用于暴露衬底的上表面的开口部分。 在暴露的基板的上表面上形成金属硅化物图案。 用于填充开口部分的剩余部分的插头形成在金属硅化物图案上。

公开(公告)号：KR1020090020391A

公开(公告)日：2009-02-26

申请号：KR1020070085126

申请日：2007-08-23

Applicant: 삼성전자주식회사

Inventor： 안형근 ,  조성래 ,  신종찬 ,  안동호 ,  박혜영 ,  고한봉 ,  박영림

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/06 ,  G11C13/0004 ,  H01L45/1233 ,  H01L45/141

Abstract: A multi-level nonvolatile memory device, a program method thereof, and a fabricating method thereof are provided to heighten the reliability of the program operation by forming a plurality of bottom electrodes on the top of the substrate. A plurality of bottom electrodes(110) are formed on a substrate(100). The first insulating layer pattern(120) comprises a plurality of first openings(122) which are formed on the top of the substrate, and open a plurality of bottom electrodes. A plurality of bottom electrode contacts(130) are formed inside the first openings and on the bottom electrodes. A plurality of phase change material patterns(140) are formed inside the plurality of first openings and on the plurality of bottom electrode contacts. A plurality of upper electrode contacts(150) are formed on a plurality of phase change material patterns. The second insulating layer pattern(160) is formed on the first insulating layer pattern and the plurality of upper electrode contacts.

Abstract translation: 提供了一种多级非易失性存储器件及其编程方法及其制造方法，通过在衬底的顶部形成多个底部电极来提高编程操作的可靠性。 在基板（100）上形成多个底部电极（110）。 第一绝缘层图案（120）包括形成在基板的顶部上的多个第一开口（122），并且打开多个底部电极。 多个底部电极触点（130）形成在第一开口内部和底部电极上。 多个相变材料图案（140）形成在多个第一开口内部和多个底部电极触点上。 多个上电极触点（150）形成在多个相变材料图案上。 第二绝缘层图案（160）形成在第一绝缘层图案和多个上电极接触件上。

公开(公告)号：KR100614635B1

公开(公告)日：2006-08-22

申请号：KR1019990027492

申请日：1999-07-08

Applicant: 삼성전자주식회사

Inventor： 배용국 ,  신종찬

IPC: H01L21/027

Abstract: 본 발명은 반도체 제조 공정에서 빛으로 웨이퍼의 표면을 노광시키기 위한 반도체 노광 시스템에 관한 것으로, 어퍼쳐를 통하여 소정의 패턴을 갖는 포토 마스크에 대하여 노광을 행하는 반도체 노광 시스템은 어퍼쳐들이 놓여지는 슬롯들을 갖는 케이스와, 슬롯들에 놓여진 어퍼쳐들 중 선택된 어퍼쳐가 로딩위치에 위치되도록 케이스를 이동시키기 위한 제 1 이동부재 및 제 1 이동부재에 의해 이동된 케이스에서 로딩위치에 위치된 선택된 어퍼쳐를 슬롯으로부터 인출하여 빛이 지나가는 경로상의 세팅위치로 이동시키기 위한 제 2 이동부재를 구비한다.

公开(公告)号：KR100290588B1

公开(公告)日：2001-06-01

申请号：KR1019980026917

申请日：1998-07-03

Applicant: 삼성전자주식회사

Inventor： 신종찬

IPC: H01L21/28

Abstract: 본 발명은 단차를 갖는 반도체 기판 상에 원하는 패턴을 형성할 수 있는 반도체 장치의 도전막 패턴 형성 방법에 관한 것으로, 저단차 영역과 고단차 영역을 갖는 반도체 기판 상에 절연막과 도전막이 차례로 형성된다. 도전막 상에 포토레지스트막이 형성된 후, 마스크를 사용하여 포토레지스트막을 패터닝하되, 고단차 영역에서는 반도체 기판 상에 형성하고자 하는 도전막 패턴 크기보다 상대적으로 큰 마스크 패턴을 갖는 마스크가 사용되어 패터닝된다. 이와 같은 반도체 장치의 제조 방법에 의해서, 고단차 영역에서 반도체 기판 상에 형성하고자 하는 도전막 패턴 크기보다 상대적으로 큰 마스크 패턴을 갖는 마스크를 사용함으로써, 포토레지스트막의 식각시 노광 에너지 양에 따른 포토레지스트막의 손실을 방지할 수 있고, 포토레지스트막의 라운딩에 의한 임계 넓이(critical dimension)의 손실을 방지할 수 있고, 하부의 도전막의 노출을 방지하여 원하는 크기의 도전막 패턴을 구현할 수 있으며 따라서, 공정 마진을 증가시킬 수 있다.

公开(公告)号：KR100221022B1

公开(公告)日：1999-09-15

申请号：KR1019950055033

申请日：1995-12-22

Applicant: 삼성전자주식회사

Inventor： 신종찬

IPC: G03F9/02 ,  G03F7/20 ,  H01L21/027

Abstract: 본 발명은 반도체 노광 장치에 관한 것으로, 본 발명에 따른 노광 장치는 포커싱 및 레벨링을 위한 광원(2)으로부터 투사되는 광의 입사 경로 상에 배치되고 광원(2)으로부터의 원형 입사광 빔을 노광 영역(6)의 형태와 동일한 형태의 광 빔으로 변환하는 광 형태 변환기(10)와 광 빔의 크기를 조절하는 빔 사이즈 조절기(11)를 구비한다. 이로써 노광 영역(6)의 형태가 어떤 형태를 갖든지에 상관없이 노광 영역과 동일한 영역에서 포커싱 및 레벨링을 측정하게 됨으로써 포커싱 및 레벨링 측정의 정확도를 높일수 있게 된다. 또, 노광 영역의 특정 부위만에 중점을 두고 그 부분에 대한 포커싱과 레벨링을 수행할 수가 있다. 이는 결국 좁은 포커스 마진을 갖는 공정을 진행하는 것을 가능하게 한다.

公开(公告)号：KR101871748B1

公开(公告)日：2018-06-28

申请号：KR1020110129820

申请日：2011-12-06

Applicant: 삼성전자주식회사

Inventor： 김명철 ,  김일섭 ,  김철 ,  신종찬 ,  이종욱 ,  이충호 ,  최시영 ,  홍종서

IPC: H01L21/027

CPC classification number: H01L27/0886 ,  H01L21/0337 ,  H01L21/3081 ,  H01L21/3086 ,  H01L29/16

Abstract: 반도체소자의패턴형성방법은, 반도체기판상에하드마스크막을형성하고, 상기하드마스크막상에서로이격된제1 및제2 희생막패턴을형성하고, 상기제1 희생막패턴의양측에제1 스페이서를형성하고, 상기제2 희생막패턴의양측에제2 스페이서를형성하고, 상기제1 및제2 희생막패턴을제거하고, 상기제2 스페이서의선폭이상기제1 스페이서의선폭보다좁아지도록상기제2 스페이서를트리밍하고, 상기제1 스페이서및 트리밍된상기제2 스페이서를식각마스크로이용해상기하드마스크막을식각하여, 제1 및제2 하드마스크막패턴을각각형성하는것을포함한다.

公开(公告)号：KR100791008B1

公开(公告)日：2008-01-04

申请号：KR1020060134177

申请日：2006-12-26

Applicant: 삼성전자주식회사

Inventor： 안형근 ,  호리이히데키 ,  신종찬 ,  안동호 ,  배준수

IPC: H01L27/115

CPC classification number: H01L45/144 ,  G11C11/5678 ,  G11C13/0004 ,  H01L27/2409 ,  H01L27/2436 ,  H01L27/2472 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1675

Abstract: A phase-change memory device having a phase change material pattern shared between adjacent cells and an electronic product including the same are provided to minimize electrical interference between phase change memory cells by arranging the phase change material pattern in an oblique direction with respect to columns and rows of lower electrodes. A plurality of lower electrodes(BE) are arranged in a matrix. A plurality of phase change material patterns are connected electrically to the lower electrodes. Each of the phase change material patterns is commonly connected to two or more lower electrodes which are adjacent to each other in an oblique direction with respect to columns and rows of the lower electrodes. A gap, between the adjacent lower electrodes of the lower electrodes connected electrically to each of the phase change material patterns, is larger than a gap between the lower electrodes arranged in each of rows and a gap between the lower electrodes arranged in each column.

Abstract translation: 提供具有在相邻单元之间共享的相变材料图案和包括该相变单元的电子产品的相变存储器件，以通过相对于列倾斜方向布置相变材料图案来最小化相变存储单元之间的电干扰，并且 行下电极。 多个下电极（BE）以矩阵形式布置。 多个相变材料图案电连接到下电极。 每个相变材料图案通常连接到相对于下电极的列和行在倾斜方向上彼此相邻的两个或更多个下电极。 在与每个相变材料图案电连接的下电极的相邻下电极之间的间隙大于布置在每行中的下电极与布置在每列中的下电极之间的间隙之间的间隙。