公开(公告)号：KR101390337B1

公开(公告)日：2014-04-29

申请号：KR1020070093170

申请日：2007-09-13

Applicant: 삼성전자주식회사

Inventor： 배준수 ,  호리이히데키 ,  신종찬

IPC: G11C13/02 ,  G11C16/10

CPC classification number: G11C13/0061 ,  G11C11/5678 ,  G11C13/0004 ,  G11C13/0069 ,  G11C16/32 ,  G11C2013/009 ,  G11C2013/0092 ,  Y10S977/754

Abstract: 여기에 제공되는 멀티-레벨 상변환 메모리 장치의 프로그램 방법은 선택된 메모리 셀에 프로그램될 멀티-레벨 데이터를 입력받는 단계와; 그리고 상기 입력된 멀티-레벨 데이터에 따라 상기 선택된 메모리 셀에 프로그램 신호를 인가하는 단계를 포함하며, 상기 프로그램 신호의 상승 시간은 상기 프로그램 신호의 하강 시간보다 길게 설정된다.

公开(公告)号：KR101311499B1

公开(公告)日：2013-09-25

申请号：KR1020070085043

申请日：2007-08-23

Applicant: 삼성전자주식회사

Inventor： 호리이히데키 ,  배준수

IPC: G11C13/02

CPC classification number: G11C13/0069 ,  G11C11/5678 ,  G11C13/0004 ,  G11C2013/0078 ,  G11C2013/0092

Abstract: 본 발명은 가변 저항 메모리 장치의 프로그램 방법에 관한 것이다. 상기 가변 저항 메모리 장치는 멀티 상태(multi_state)를 갖는 메모리 셀; 및 상기 메모리 셀을 멀티 상태 중 어느 하나로 프로그램하기 위한 프로그램 펄스를 제공하는 쓰기 드라이버를 포함한다. 상기 가변 저항 메모리 장치의 프로그램 방법은 상기 메모리 셀로 제 1 프로그램 펄스를 인가하는 단계; 및 상기 메모리 셀이 중간 상태(intermediate state)로 프로그램되는 경우에, 상기 메모리 셀로 제 2 프로그램 펄스를 인가하는 단계를 포함한다. 여기에서, 상기 제 1 프로그램 펄스가 리셋 펄스인 경우에, 상기 리셋 펄스는 오버 프로그램 펄스(이하, 오버 리셋 펄스라 함)인 것을 특징으로 한다. 본 발명에 의하면, 저항 드리프트 마진을 개선할 수 있을 뿐만 아니라, 충분한 읽기 마진을 확보할 수 있다.

公开(公告)号：KR1020090084218A

公开(公告)日：2009-08-05

申请号：KR1020080010262

申请日：2008-01-31

Applicant: 삼성전자주식회사

Inventor： 배준수 ,  호리이히데키 ,  박미림

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/06 ,  G11C13/0004 ,  H01L45/141

Abstract: A variable resistance memory device is provided to suppress the resistance drift phenomenon by suppressing the volume expansion in the state change. The first conductive pattern(112) is formed on a substrate(100). A resistance alteration pattern(124) is formed on the first conductive pattern. The first stress buffer pattern(122) contacts with the resistance alteration pattern. The second conductive pattern(132) is formed on the resistance alteration pattern. The second stress buffer pattern contacts with the side of the resistance alteration pattern or a part among the lower surface of the resistance alteration pattern.

Abstract translation: 提供了一种可变电阻存储器件，通过抑制状态变化中的体积膨胀来抑制电阻漂移现象。 第一导电图案（112）形成在基板（100）上。 电阻变化图案（124）形成在第一导电图案上。 第一应力缓冲图案（122）与电阻变化图案接触。 第二导电图案（132）形成在电阻变化图案上。 第二应力缓冲图案与电阻变化图案的一侧或电阻变化图案的下表面中的一部分接触。

公开(公告)号：KR1020090020943A

公开(公告)日：2009-02-27

申请号：KR1020070085591

申请日：2007-08-24

Applicant: 삼성전자주식회사

Inventor： 배준수 ,  호리이히데키 ,  박미림

IPC: G11C13/02

CPC classification number: G11C11/56 ,  G11C11/5678 ,  G11C13/0004

Abstract: A variable resistance memory device and an operating method thereof are provided to suppress a resistance drift by setting a write current direction and a read current direction opposite to the write current direction. A write current applying process is performed to apply write current(Fwd_W) in order to program a phase change material. A read current applying process is performed to apply read current in order to read data stored in the phase change material. A write current direction is opposite to a read current direction(Rvs_R).

Abstract translation: 提供一种可变电阻存储器件及其操作方法，通过设置与写入电流方向相反的写入电流方向和读取电流方向来抑制电阻漂移。 执行写入电流施加处理以施加写入电流（Fwd_W）以编程相变材料。 执行读取电流施加处理以施加读取电流，以便读取存储在相变材料中的数据。 写入电流方向与读取电流方向（Rvs_R）相反。

公开(公告)号：KR1020080099459A

公开(公告)日：2008-11-13

申请号：KR1020070045014

申请日：2007-05-09

Applicant: 삼성전자주식회사

Inventor： 안형근 ,  안동호 ,  호리이히데키 ,  고한봉 ,  박영림

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L21/76877 ,  H01L21/28273 ,  H01L21/31144 ,  H01L21/67075

Abstract: A data store layer pattern having the small width than 100nm in the forming process can be not damaged, and the data store layer pattern can be steadily molded. Accordingly, the reliability and performance characteristic of the memory device including data store layer pattern can be improved. The first insulating layer(120) including the first conductive pattern(125) on the substrate(110) is formed. The laminated data store layer pattern(135), and the second conductive pattern(145) and sacrificial layer pattern are formed on the first conductive pattern. The second insulating layer(160) is formed on the sacrificial layer pattern. The second insulating layer is patterned and then the first hole to expose the sacrificial layer pattern is formed. The sacrificial layer pattern is removed, and then the second hole to expose the second conductive pattern is formed. The third conductive pattern(190) connected to the second conductive pattern within the first and second holes is formed.

Abstract translation: 在成形过程中，具有小于100nm的宽度的数据存储层图案可以不被损坏，并且可以稳定地模制数据存储层图案。 因此，可以提高包括数据存储层图案的存储装置的可靠性和性能特性。 形成包括在基板（110）上的第一导电图案（125）的第一绝缘层（120）。 层压数据存储层图案（135）和第二导电图案（145）以及牺牲层图案形成在第一导电图案上。 第二绝缘层（160）形成在牺牲层图案上。 图案化第二绝缘层，然后形成用于露出牺牲层图案的第一孔。 去除牺牲层图案，然后形成第二孔以露出第二导电图案。 形成连接到第一和第二孔内的第二导电图案的第三导电图案（190）。

公开(公告)号：KR101157150B1

公开(公告)日：2012-06-22

申请号：KR1020110072893

申请日：2011-07-22

Applicant: 삼성전자주식회사

Inventor： 호리이히데키 ,  모리사또루 ,  하용호 ,  박정희 ,  기노시따게이 ,  노나까소헤이

IPC: H01L21/8247 ,  H01L27/115 ,  H01L21/203

CPC classification number: H01L45/1625 ,  C23C14/3414 ,  G11B7/00454 ,  G11B7/243 ,  G11B2007/2431 ,  G11B2007/24312 ,  G11B2007/24314 ,  G11B2007/24328 ,  H01L45/06 ,  H01L45/144

Abstract: 전기 저항이 높은 상변화 기록막 및 그 상변화 기록막을 형성하기 위한 스퍼터링 타겟을 제공한다. 원자% 로 Ge: 15～30%, Sb: 15～30% 를 함유하고, 추가로 (1) Al 및 Si 중의 1종 또는 2종을 합계로 0.1～13%, (2) C를 0.2～8%, (3) B를 0.2~12%, 혹은 (4) Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu 중의 1종 또는 2종 이상을 합계로: 0.1~10%, 로 이루어진 그룹 중 어느 하나를 함유하고, 잔부가 Te 및 불가피한 불순물로 이루어지는 조성을 갖는 전기 저항이 높은 상변화 기록막, 및 그 막을 형성하기 위한 스퍼터링 타겟.

公开(公告)号：KR1020110076394A

公开(公告)日：2011-07-06

申请号：KR1020090133094

申请日：2009-12-29

Applicant: 삼성전자주식회사

Inventor： 박두환 ,  강대환 ,  호리이히데키

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/12 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/124 ,  H01L45/143 ,  H01L45/144 ,  H01L45/148 ,  H01L45/1691 ,  H01L21/76205 ,  H01L45/126

Abstract: PURPOSE: A phase change memory device is provided to improve the data preserving characteristic and the durability of the device by being composed of a phase change material film containing germanium, tellurium, and selenium and a phase change auxiliary film containing germanium. CONSTITUTION: A first electrode(412) is prepared. A second electrode(464) is separated from the first electrode. A phase change material film(440) is arranged between the first electrode and the second electrode. A phase change auxiliary film(432) covers at least part of the phase change material film and is separated from the first electrode. The phase change auxiliary film contains at least one of components composing the phase change material film.

Abstract translation: 目的：提供一种相变存储器件，通过由包含锗，碲和硒的相变材料膜和含有锗的相变辅助膜组成来提高器件的数据保存特性和耐久性。 构成：制备第一电极（412）。 第二电极（464）与第一电极分离。 相变材料膜（440）布置在第一电极和第二电极之间。 相变辅助膜（432）覆盖相变材料膜的至少一部分并与第一电极分离。 相变辅助膜含有构成相变材料膜的成分中的至少一种。

公开(公告)号：KR1020110071506A

公开(公告)日：2011-06-29

申请号：KR1020090128097

申请日：2009-12-21

Applicant: 삼성전자주식회사

Inventor： 박정희 ,  호리이히데키 ,  박혜영 ,  오진호 ,  권현숙

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/16 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/124 ,  H01L45/1293 ,  H01L45/141 ,  H01L45/1683 ,  G11C13/0004

Abstract: PURPOSE: A resistance variable memory device and a method for forming the same are provided to improve electrical characteristic and reliability by solving the misalignment between a top electrode and a variable resistance pattern. CONSTITUTION: In a resistance variable memory device and a method for forming the same, a bottom electrode(112) is formed on a substrate. A first interlayer insulating film comprises a trench(115) extended to a first direction. A top electrode(137) is extended to a second direction crossing with the first direction. A variable resistance pattern(123) is formed on the bottom electrode as an isolated type. A heat leakage prevention pattern(128) is formed on the variable resistance pattern.

Abstract translation: 目的：提供电阻可变存储器件及其形成方法，以通过解决顶部电极和可变电阻图案之间的偏移来改善电气特性和可靠性。 构成：在电阻变化存储装置及其形成方法中，在基板上形成底部电极（112）。 第一层间绝缘膜包括延伸到第一方向的沟槽（115）。 顶部电极（137）延伸到与第一方向交叉的第二方向。 作为隔离型，在底部电极上形成可变电阻图案（123）。 在可变电阻图案上形成防漏图案（128）。

公开(公告)号：KR1020080102895A

公开(公告)日：2008-11-26

申请号：KR1020070049940

申请日：2007-05-22

Applicant: 삼성전자주식회사

Inventor： 배준수 ,  호리이히데키

IPC: H01L27/115

CPC classification number: H01L45/06 ,  G11C13/0004 ,  H01L45/1233 ,  H01L45/143 ,  H01L45/144

Abstract: A phase change memory device and a pulse applying method for the programming of the phase change memory device are provided to extract the plurality of resistance value levels stably. A phase change memory device comprises the first bottom electrode(110); the first phase change material pattern(120) on the first bottom electrode; the second bottom electrode(135) on the first phase change material pattern; the second phase change material pattern(140) on the second bottom electrode; the upper electrode on the second phase change material pattern. The second program volume(140a) which is the domain in which the phase change occurs in the second phase change material pattern is greater than the first program volume(120a) which is the domain in which the phase change of the first phase change material pattern occurs.

Abstract translation: 提供相变存储器件和用于编程相变存储器件的脉冲施加方法以稳定地提取多个电阻值电平。 相变存储器件包括第一底部电极（110）; 所述第一底部电极上的所述第一相变材料图案（120） 第一相变材料图案上的第二底部电极（135）; 在第二底部电极上的第二相变材料图案（140）; 第二相上​​的上电极改变材料图案。 在第二相变材料图案中发生相变的区域的第二程序体积（140a）大于作为第一相变材料图案的相变的第一程序体积（120a） 发生。

公开(公告)号：KR100486306B1

公开(公告)日：2005-04-29

申请号：KR1020030011356

申请日：2003-02-24

Applicant: 삼성전자주식회사

Inventor： 이지혜 ,  호리이히데키 ,  하용호

IPC: H01L27/10

CPC classification number: H01L45/06 ,  H01L27/2436 ,  H01L45/1226 ,  H01L45/126 ,  H01L45/144

Abstract: 상변화 메모리층의 저면에 하부 전극 및 상부 전극과의 전기적 접촉을 위한 2개의 접촉면이 형성되어 있는 셀프 히터 구조의 상변화 메모리 소자에 관하여 개시한다. 본 발명에 따른 상변화 메모리 소자는 반도체 기판상의 제1 레벨상에 형성된 제1 도전층과, 상기 반도체 기판상에서 상기 제1 레벨과는 다른 높이를 가지는 제2 레벨상에 형성된 제2 도전층과, 상기 반도체 기판의 주면과 평행하게 연장되고, 상기 반도체 기판에 대면하는 제1면을 가지는 상변화 메모리층과, 상기 제1 도전층으로부터 상기 상변화 메모리층으로 전기 신호를 공급하기 위하여 상기 상변화 메모리층의 제1면에 형성된 제1 접촉면과, 상기 상변화 메모리층으로부터 상기 제2 도전층으로 전기 신호를 공급하기 위하여 상기 상변화 메모리층의 제1면에 상기 제1 접촉면과 이격되어 형성된 제2 접촉면을 포함한다.