公开(公告)号：KR1020100010542A

公开(公告)日：2010-02-02

申请号：KR1020080071449

申请日：2008-07-23

Applicant: 삼성전자주식회사

Inventor： 최경인 ,  이현덕 ,  최길현 ,  이종명

IPC: H01L21/28

CPC classification number: H01L21/76814 ,  H01L21/76843 ,  H01L21/76852 ,  H01L21/76856 ,  H01L27/11526 ,  H01L27/11543 ,  H01L27/11546 ,  H01L27/11548

Abstract: PURPOSE: A metal line pattern using an anti-diffusion barrier metal plasma treatment and a method for manufacturing the same are provided to reduce an error of a device by suppressing edge lifting and barrier metal corrosion. CONSTITUTION: A first interlayer insulating film(115) is formed on a semiconductor substrate(100). A first barrier metal(120) and a first metal wiring(130) are formed in a first interlayer insulating film. A second interlayer dielectric(140) is formed on the first metal wiring layer. A via hole is formed in the second interlayer dielectric. A first barrier film exposed to the via hole is processed through nitride plasma and has higher concentration than a portion which is not processed through nitride plasma.

Abstract translation: 目的：提供使用防扩散阻挡金属等离子体处理的金属线图案及其制造方法，以通过抑制边缘提升和阻挡金属腐蚀来减少装置的误差。 构成：在半导体衬底（100）上形成第一层间绝缘膜（115）。 在第一层间绝缘膜中形成第一阻挡金属（120）和第一金属布线（130）。 在第一金属布线层上形成第二层间电介质（140）。 在第二层间电介质中形成通孔。 暴露于通孔的第一阻挡膜通过氮化物等离子体处理，并且具有比不通过氮化物等离子体处理的部分更高的浓度。

公开(公告)号：KR100655774B1

公开(公告)日：2006-12-11

申请号：KR1020040082048

申请日：2004-10-14

Applicant: 삼성전자주식회사

Inventor： 유영섭 ,  박재영 ,  이현덕 ,  임기빈 ,  신원식 ,  형용우 ,  임헌형 ,  장원준 ,  남석우

IPC: H01L27/108 ,  H01L21/31

CPC classification number: H01L21/31116 ,  H01L28/91

Abstract: 다양한 식각 용액에 대하여 매우 우수한 내성을 갖는 식각 저지 구조물 및 이를 포함하는 반도체 장치가 개시된다. 하부 구조물을 포함하는 기판 상에 하프늄 산화물 또는 알루미늄 산화물을 포함하는 금속 산화물층을 형성한 후, 금속 산화물층을 약 200∼900℃의 온도에서 열처리하여 식각 저지 구조물을 형성한다. 적어도 산화막 및 질화막을 식각하는 식각 용액에 대하여 극히 우수한 내성을 갖는 금속 산화물층을 포함하는 식각 저지 구조물을 적용하여, 반도체 장치의 여러 가지 구조를 형성하기 위한 다양한 식각 공정 동안 식각 저지 구조물 아래에 위치하는 하부 구조물을 식각 손상 없이 안정적으로 보호할 수 있다.

公开(公告)号：KR100634241B1

公开(公告)日：2006-10-13

申请号：KR1020050045383

申请日：2005-05-30

Applicant: 삼성전자주식회사

Inventor： 김경석 ,  형용우 ,  박재영 ,  이현덕 ,  임기빈 ,  이욱열 ,  이고은 ,  김영진 ,  남석우

IPC: H01L27/108

Abstract: A semiconductor capacitor and its manufacturing method are provided to decrease equivalent oxide thickness and to improve leakage current characteristics by forming a SIM(Semiconductor-Insulator-Metal) structure. A lower electrode(12) is formed on a semiconductor substrate(10). A dielectric(14) is formed on the lower electrode. An upper electrode(16) is formed on the dielectric and has a multi layered structure of a poly crystalline four group semiconductor material. The four group semiconductor material includes silicon, germanium, and mixture thereof. The multi layered structure of the four group semiconductor material includes lower silicon and upper silicon-germanium mixture, lower germanium and upper silicon-germanium mixture, lower silicon-germanium mixture and upper silicon, or lower silicon-germanium mixture and upper germanium.

Abstract translation: 提供半导体电容器及其制造方法以通过形成SIM（半导体 - 绝缘体 - 金属）结构来减少等效氧化物厚度并改善漏电流特性。 下电极（12）形成在半导体衬底（10）上。 电介质（14）形成在下电极上。 上电极（16）形成在电介质上并且具有多晶四族半导体材料的多层结构。 四组半导体材料包括硅，锗及其混合物。 四个组的半导体材料的多层结构包括下硅和上部硅 - 锗混合物，低级锗和上部硅 - 锗混合物，低级硅 - 锗混合物和上方的硅，或更低的硅锗混合物和上部锗。

公开(公告)号：KR100621890B1

公开(公告)日：2006-09-14

申请号：KR1020040022840

申请日：2004-04-02

Applicant: 삼성전자주식회사

Inventor： 김경석 ,  황기현 ,  김효정 ,  이현덕 ,  남석우

IPC: H01L27/108

CPC classification number: H01L28/84 ,  H01L27/10814 ,  H01L27/10817 ,  H01L27/10852 ,  H01L28/90

Abstract: 스토리지전극 간의 간격을 확장하고, 반구의 실리콘 그레인층(HSG층)이 형성되는 실린더형 스토리지전극과 그 제조방법에서 스토리지 전극의 실린더 바디는 제1외경을 갖는 제1하부 외측실린더와 상기 제1하부 외측실린더 상에 구비되고 상기 제1외경 보다 작은 제2외경을 갖는 제1상부 외측실린더로 이루어지는 외측실린더를 구비한다. 상기 제1상부 외측실린더와 상기 제1하부 외측실린더는 동일한 크기의 내경을 갖는다. 그리고, 내측실린더는 상기 외측실린더의 내측면상에 형성되어 있다. 스토리지전극 간에 기울어져 발생하는 2비트 에러를 줄이며, 또한, HSG층을 스토리지전극 외부에 만들지 않거나, 또는 작게 만들어 HSG층에 의하여 발생하는 스토리지전극 간에 브리지(bridge)의 형성을 억제한다.

公开(公告)号：KR1020050113793A

公开(公告)日：2005-12-05

申请号：KR1020040038901

申请日：2004-05-31

Applicant: 삼성전자주식회사

Inventor： 유영섭 ,  이웅 ,  임헌형 ,  이현덕 ,  나기수 ,  형용우 ,  이재동

IPC: H01L27/115

CPC classification number: H01L21/02323 ,  H01L21/022 ,  H01L21/02271 ,  H01L21/3144 ,  H01L21/3145 ,  H01L21/31662 ,  H01L27/115 ,  H01L27/11521

Abstract: A method of forming a dielectric layer having a reduced thickness according to embodiments of the invention includes forming a lower oxide layer on a substrate, and forming a nitride layer on the lower oxide layer. Then, a preliminary oxide layer is formed on the nitride layer. A radical oxidation process using oxygen radicals is performed on the preliminary oxide layer to form an upper oxide layer on the nitride layer. The dielectric layer includes an ONO composite layer consisting of the lower oxide layer, the nitride layer, and the upper oxide layer. Due to the decreased thickness of the dielectric layer, the dielectric layer has an improved capacitance and an increased coupling coefficient.

公开(公告)号：KR1020050097650A

公开(公告)日：2005-10-10

申请号：KR1020040022840

申请日：2004-04-02

Applicant: 삼성전자주식회사

Inventor： 김경석 ,  황기현 ,  김효정 ,  이현덕 ,  남석우

IPC: H01L27/108

CPC classification number: H01L28/84 ,  H01L27/10814 ,  H01L27/10817 ,  H01L27/10852 ,  H01L28/90

Abstract: 스토리지전극 간의 간격을 확장하고, 반구의 실리콘 그레인층(HSG층)이 형성되는 실린더형 스토리지전극과 그 제조방법에서 스토리지 전극의 실린더 바디는 제1외경을 갖는 제1하부 외측실린더와 상기 제1하부 외측실린더 상에 구비되고 상기 제1외경 보다 작은 제2외경을 갖는 제1상부 외측실린더로 이루어지는 외측실린더를 구비한다. 상기 제1상부 외측실린더와 상기 제1하부 외측실린더는 동일한 크기의 내경을 갖는다. 그리고, 내측실린더는 상기 외측실린더의 내측면상에 형성되어 있다. 스토리지전극 간에 기울어져 발생하는 2비트 에러를 줄이며, 또한, HSG층을 스토리지전극 외부에 만들지 않거나, 또는 작게 만들어 HSG층에 의하여 발생하는 스토리지전극 간에 브리지(bridge)의 형성을 억제한다.

公开(公告)号：KR1020050050273A

公开(公告)日：2005-05-31

申请号：KR1020030083976

申请日：2003-11-25

Applicant: 삼성전자주식회사

Inventor： 오정환 ,  황기현 ,  이현덕 ,  남석우 ,  신원식

IPC: H01L27/108

Abstract: 하부전극용 비정질 실리콘막을 희생막 제거 전에 다결정 실리콘으로 변형시키고 상기 희생막 제거 용액을 상기 다결정 실리콘과의 선택비가 높은 식각 용액을 사용하는 반도체 장치의 캐패시터 제조방법에 관한 것이다. 개구부들과 희생막 상에 비정질 실리콘막을 증착하는 단계와 상기 비정질 실리콘막이 형성된 상기 개구부들이 매립되도록 상기 비정질 실리콘막 상에 매립용 물질막을 형성하는 단계와 상기 매립용 물질막 및 상기 비정질 실리콘막을 상기 희생막의 표면이 노출될 때까지 평탄화하여 상기 비정질 실리콘막을 서로 노드 분리시키는 단계와 노드 분리된 비정질 실리콘막을 어닐(ANNEAL) 장비에서 600℃ 내지 700 ℃ 온도범위에서 열처리 공정을 수행하여 다결정 실리콘막으로 변형하는 단계와 평탄화된 매립용 물질막 및 희생막을 상기 식각저지막과 상기 다결정 실리콘막과의 선택비가 높은 식각 용액인 불산(HF) 대 초이온수(DI)의 혼합비율이 5:1인 용해제로 제거하여 실린더형 하부전극이 형성되는 단계를 구비하는 것이 특징이다. 이로써, 캐패시터 쓰러짐을 방지하며, 커패시턴스를 크게 하는 캐패시터 하부전극를 높일 수 있는 여유가 생기게 된다.

公开(公告)号：KR100457843B1

公开(公告)日：2004-11-18

申请号：KR1020020057046

申请日：2002-09-18

Applicant: 삼성전자주식회사

Inventor： 박홍미 ,  전종식 ,  이현덕 ,  박인선 ,  이종명 ,  신주철

IPC: H01L21/28

CPC classification number: H01L21/76877 ,  H01L21/76843 ,  H01L21/76871

Abstract: In a method of forming a contact in a semiconductor device, an insulating layer is formed on the semiconductor substrate. Then, a contact hole is formed by selectively etching the insulating layer. A barrier metal layer is deposited on side and bottom surfaces of the contact hole and on a top surface of the insulating layer to a uniform thickness. A wetting layer of an oxidation-resistive metal material is deposited on the barrier metal layer. A metal layer is formed on the wetting layer and fills the contact hole to thereby form a contact in the semiconductor device.

Abstract translation: 在半导体器件中形成接触的方法中，绝缘层形成在半导体衬底上。 接着，通过选择性地蚀刻绝缘层来形成接触孔。 阻挡金属层沉积在接触孔的侧表面和底表面上以及绝缘层的顶表面上以均匀的厚度。 在阻挡金属层上沉积抗氧化金属材料的润湿层。 金属层形成在润湿层上并填充接触孔，从而在半导体器件中形成接触。

公开(公告)号：KR100455382B1

公开(公告)日：2004-11-06

申请号：KR1020020013264

申请日：2002-03-12

Applicant: 삼성전자주식회사

Inventor： 이종명 ,  이현덕 ,  박인선 ,  이주범

IPC: H01L21/3205

CPC classification number: H01L21/76843 ,  H01L21/28562 ,  H01L21/76855 ,  H01L21/76856 ,  H01L21/76876 ,  H01L21/76877 ,  H01L21/76879 ,  H01L21/76882 ,  H01L2221/1089

Abstract: Methods of forming an integrated circuit device can include forming an interlevel dielectric film on an integrated circuit substrate including a conductive portion thereof. The interlevel dielectric film includes a contact hole therein exposing a portion of the conductive portion of the integrated circuit substrate, and the dielectric film includes a trench therein communicating with the contact hole wherein the trench is in a surface of the interlevel dielectric film opposite the integrated circuit substrate. A first metal layer is formed in the contact hole preferentially with respect to formation of the first metal layer on a surface of the interlevel dielectric film opposite the integrated circuit substrate. After preferentially forming the first metal layer in the contact hole, a second metal layer is formed on the surface of the interlevel dielectric film opposite the integrated circuit substrate.

Abstract translation: 形成集成电路器件的方法可以包括在包括其导电部分的集成电路衬底上形成层间电介质膜。 层间电介质膜包括其中形成有暴露集成电路衬底的导电部分的一部分的接触孔，并且电介质膜包括其中与接触孔连通的沟槽，其中沟槽位于层叠电介质膜的与集成电路相对的表面中 电路基板。 第一金属层优选地形成在接触孔中，相对于在层间介电膜的与集成电路衬底相对的表面上形成第一金属层。 在接触孔中优先形成第一金属层之后，在层间介电膜的与集成电路衬底相对的表面上形成第二金属层。

公开(公告)号：KR1020040085794A

公开(公告)日：2004-10-08

申请号：KR1020030020595

申请日：2003-04-01

Applicant: 삼성전자주식회사

Inventor： 신주철 ,  이현덕 ,  박인선 ,  박홍미

IPC: H01L21/20

CPC classification number: H01L21/28247 ,  H01L21/28044 ,  H01L21/76838 ,  H01L27/10885

Abstract: PURPOSE: A method for manufacturing a semiconductor device is provided to prevent short due to whisker by treating a tungsten film using a silicon source. CONSTITUTION: A tungsten pattern(320) is formed on a substrate(300). A tungsten oxide layer(325) is formed on the exposed surface of the tungsten pattern. By treating the exposed surface of the tungsten pattern using a silicon source in order to prevent abnormal growth of the tungsten oxide, a coating film made of silicon is formed on the tungsten pattern. The resultant structure is then annealed.

Abstract translation: 目的：提供一种制造半导体器件的方法，通过使用硅源处理钨膜来防止由于晶须造成的短路。 构成：在衬底（300）上形成钨图案（320）。 在钨图案的暴露表面上形成氧化钨层（325）。 通过使用硅源处理钨图案的暴露表面以防止氧化钨的异常生长，在钨图案上形成由硅制成的涂膜。 然后将所得结构退火。