公开(公告)号：KR1020080065124A

公开(公告)日：2008-07-11

申请号：KR1020070002123

申请日：2007-01-08

Applicant: 삼성전자주식회사

Inventor： 최용희 ,  임석현

IPC: H01L27/108

CPC classification number: H01L28/91 ,  H01L27/10855

Abstract: A method for fabricating a semiconductor device is provided to reduce generation of a leakage current by forming an excellent dielectric layer on the outer wall of a lower electrode. A molding layer with holes(132) is formed on a semiconductor substrate(100). A lower electrode layer is conformally formed on the semiconductor substrate with the holes. An insulation layer is formed on the resultant structure to fill the holes. Until the molding layer is exposed, the insulation layer and the lower electrode layer are planarized to form insulation patterns(135a) and lower electrodes(134a). At least one support pattern(136a) is formed on the lower electrode, overlapping mutually adjacent lower electrodes. A wet etch process is performed on the semiconductor substrate with the support patterns to remove the molding layer.

Abstract translation: 提供一种用于制造半导体器件的方法，以通过在下电极的外壁上形成优异的电介质层来减少产生漏电流。 在半导体衬底（100）上形成具有孔（132）的成型层。 在半导体衬底上共同形成下电极层和孔。 在所得结构上形成绝缘层以填充孔。 在模塑层露出之前，绝缘层和下电极层被平坦化以形成绝缘图案（135a）和下电极（134a）。 至少一个支撑图案（136a）形成在下电极上，彼此重叠的相邻的下电极。 在具有支撑图案的半导体衬底上进行湿蚀刻处理以去除模制层。

公开(公告)号：KR1020110138521A

公开(公告)日：2011-12-28

申请号：KR1020100058450

申请日：2010-06-21

Applicant: 삼성전자주식회사

Inventor： 박민준 ,  임석현

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L21/32139 ,  H01L21/3086 ,  H01L21/32136 ,  H01L21/32137 ,  H01L27/11541 ,  H01L21/76205

Abstract: PURPOSE: A method for forming a pattern and a method for manufacturing a semiconductor device using the same are provided to form a relatively thick coating film on sidewalls of patterns, thereby making the sidewalls vertical even though the sidewalls are excessively etched. CONSTITUTION: A conductive film and first and second hard masks are successively formed on a substrate(100). A first reserved pattern(112) and a second reserved pattern(114) are formed by patterning the conductive film. The first and second coating films(132,134) are formed on the sidewalls of the first and second reserved patterns by performing coating processes. First and second patterns with sidewalls vertical to the top of the substrate are formed by eliminating the first and second coating films and some parts of the sidewalls of the first and second reserved patterns.

Abstract translation: 目的：提供一种用于形成图案的方法和使用其制造半导体器件的方法，以在图案的侧壁上形成相对厚的涂膜，从而即使侧壁被过度蚀刻也使得侧壁垂直。 构成：在衬底（100）上依次形成导电膜和第一和第二硬掩模。 通过图案化导电膜形成第一预留图案（112）和第二预留图案（114）。 通过执行涂覆工艺，在第一和第二预留图案的侧壁上形成第一和第二涂膜（132,134）。 通过消除第一和第二涂膜以及第一和第二预留图案的侧壁的一些部分，形成具有垂直于基板顶部的侧壁的第一和第二图案。

公开(公告)号：KR100866964B1

公开(公告)日：2008-11-05

申请号：KR1020070037159

申请日：2007-04-16

Applicant: 삼성전자주식회사

Inventor： 임석현 ,  정승필 ,  강창진 ,  민경진 ,  정영재

IPC: H01L21/027

Abstract: 반도체 소자 제조를 위한 상호 연결된 미세 하드마스크 패턴 형성 방법에 대하여 개시한다. 본 발명에 따른 미세 하드마스크 패턴 형성 방법에서는 기판상에 형성된 피식각막 위에 하드마스크층을 형성한 후, 복수의 장패턴과 단패턴이 있는 제1 마스크 패턴을 형성한다. 제1 마스크 패턴 위에 상호 인접한 2개의 장패턴 사이에서 리세스(recess)를 한정하는 상면을 가지는 버퍼층을 형성한다. 리세스에 충전체를 채운 후, 제1 마스크 패턴의 상면이 노출되도록 버퍼층의 일부를 제거한다. 단패턴의 절단부 일부를 제거하여 홀을 만든다. 등방성 식각으로 충전체와 홀 사이에 있는 버퍼층을 제거하여 확장홀을 만든다. 충전체를 제거하여 다시 리세스를 형성한 후, 확장홀과 리세스를 채워서 연결 마스크 패턴을 만든다. 연결 마스크 패턴 및 장패턴을 식각 마스크로 하여 하드마스크층을 식각하여 하드마스크 패턴을 형성한다.
더블 패터닝, 미세 피치, 상호 연결, 하드마스크 패턴

公开(公告)号：KR1020080093337A

公开(公告)日：2008-10-21

申请号：KR1020070037159

申请日：2007-04-16

Applicant: 삼성전자주식회사

Inventor： 임석현 ,  정승필 ,  강창진 ,  민경진 ,  정영재

IPC: H01L21/027

CPC classification number: H01L21/0334 ,  G03F7/70466 ,  H01L21/0337 ,  H01L21/31144

Abstract: A method of forming an interconnected fine hard mask pattern for manufacturing a semiconductor device is provided to connect a practically formed connection mask pattern to the same position although misalign occurs during a photo mask process for interconnection. A method of forming an interconnected fine hard mask pattern for manufacturing a semiconductor device includes the steps of: forming a hard mask layer on a substrate; forming a first mask pattern having a plurality of long patterns and short patterns; forming a buffer layer(500) above the first mask pattern to define a recess between two adjacent patterns; filling a filler in the recess; removing a part of the buffer layer exposing an upper surface of the first mask pattern; removing a part of a cut port of the short pattern to form a hole; moving a part of the buffer between the hole and the filler to form an extension hole; filling the extension hole to form a connection mask pattern(800); and etching the hard mask layer using the connection mask pattern and the long pattern as an etch mask to form a hard mask pattern.

Abstract translation: 提供一种形成用于制造半导体器件的互连精细硬掩模图案的方法，以将实际形成的连接掩模图案连接到相同位置，尽管在用于互连的光掩模处理期间发生偏移。 形成用于制造半导体器件的互连精细硬掩模图案的方法包括以下步骤：在基底上形成硬掩模层; 形成具有多个长图案和短图案的第一掩模图案; 在所述第一掩模图案之上形成缓冲层（500）以限定两个相邻图案之间的凹槽; 在凹槽中填充填料; 去除暴露第一掩模图案的上表面的缓冲层的一部分; 去除短图案的切口的一部分以形成孔; 在孔和填料之间移动缓冲区的一部分以形成延伸孔; 填充延伸孔以形成连接掩模图案（800）; 并且使用连接掩模图案和长图案作为蚀刻掩模蚀刻硬掩模层以形成硬掩模图案。

公开(公告)号：KR100829606B1

公开(公告)日：2008-05-14

申请号：KR1020060085943

申请日：2006-09-07

Applicant: 삼성전자주식회사

Inventor： 임석현 ,  강창진 ,  민경진 ,  정승필 ,  이동석

IPC: H01L21/027

CPC classification number: H01L21/31144 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/76816

Abstract: 개시된 미세 패턴의 형성 방법은 반도체 기판 상부에 제1 박막, 제2 박막 및 제3 박막을 순차적으로 형성한다. 그리고, 상기 제3 박막 상에 제1 개구를 갖는 제1 마스크 패턴을 형성한 후, 상기 제2 박막을 부분적으로 노출시키는 제2 개구를 갖는 제3 박막 패턴을 형성한다. 이어서, 상기 제3 박막 패턴을 갖는 결과물 상에 제1 희생막을 연속적으로 형성한 후, 상기 제1 희생막 상에 마스크 패턴용 박막을 형성한다. 그리고, 상기 제2 개구 내에만 마스크 패턴용 박막이 매립된 구조의 제2 마스크 패턴을 형성하여 더블 마스크 패턴을 수득한다. 이어서, 상기 더블 마스크 패턴의 상부 표면을 노출시키는 제2 희생막을 형성한 후, 상기 더블 마스크 패턴과 그 아래의 제3 박막 패턴 및 제1 희생막을 제거하여 제3 개구를 갖는 희생막 패턴이 형성된다. 그리고, 상기 제3 개구에 의해 노출된 제2 박막과 그 아래의 제1 박막을 순차적으로 제거한다. 이에 따라, 상기 반도체 기판 상에는 층간 절연막 패턴이 형성된다.

公开(公告)号：KR101656678B1

公开(公告)日：2016-09-12

申请号：KR1020100058450

申请日：2010-06-21

Applicant: 삼성전자주식회사

Inventor： 박민준 ,  임석현

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L21/32139 ,  H01L21/3086 ,  H01L21/32136 ,  H01L21/32137 ,  H01L27/11541

Abstract: 패턴형성방법에서, 기판상에식각대상막을형성한다. 하드마스크를사용하는제1 식각공정을통해식각대상막을패터닝함으로써, 제1 간격으로서로이격된제1 예비패턴들및 제1 간격에비해큰 제2 간격으로서로이격된제2 예비패턴들을형성한다. 제1 및제2 예비패턴들의측벽에제1 및제2 코팅막들을각각형성하도록코팅공정을수행한다. 하드마스크를사용하는제2 식각공정을통해제1 및제2 코팅막들및 제1 및제2 예비패턴들의측벽일부를제거함으로써, 기판상면에수직한측벽을갖는제1 및제2 패턴들을각각형성한다.

公开(公告)号：KR1020080072176A

公开(公告)日：2008-08-06

申请号：KR1020070010569

申请日：2007-02-01

Applicant: 삼성전자주식회사

Inventor： 최용희 ,  조영규 ,  조성일 ,  임석현

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01G4/005 ,  H01G4/33 ,  H01L27/0203 ,  H01L27/10852 ,  H01L28/90 ,  Y10T29/435

Abstract: A semiconductor device and a manufacturing method thereof are provided to prevent a bridging phenomenon between lower electrodes by preventing the lower electrodes from collapsing. A semiconductor device includes lower electrodes(134a) and at least one support pattern(136b). The lower electrodes include inner sidewalls and outer walls on a semiconductor substrate. The support pattern is formed between the lower electrodes. A thickness of the support pattern is greater than a distance between the lower electrodes. The support pattern contains TaO. The lower electrode contains TiN. A dielectric film is formed on the inner sidewall or the outer wall. An upper electrode is formed on the dielectric film.

Abstract translation: 提供半导体器件及其制造方法，以通过防止下电极塌陷来防止下电极之间的桥接现象。 半导体器件包括下电极（134a）和至少一个支撑图案（136b）。 下电极包括半导体衬底上的内侧壁和外壁。 支撑图案形成在下部电极之间。 支撑图案的厚度大于下部电极之间的距离。 支持模式包含TaO。 下电极含有TiN。 在内侧壁或外壁上形成介电膜。 在电介质膜上形成上电极。

公开(公告)号：KR1020080022611A

公开(公告)日：2008-03-12

申请号：KR1020060085943

申请日：2006-09-07

Applicant: 삼성전자주식회사

Inventor： 임석현 ,  강창진 ,  민경진 ,  정승필 ,  이동석

IPC: H01L21/027

CPC classification number: H01L21/31144 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/76816 ,  G03F7/70433 ,  G03F7/70466

Abstract: A method for forming a fine pattern is provided to simplify a fine pattern forming process using a double mask pattern by eliminating a molding process. A first, second, and third thin films are sequentially formed on a semiconductor substrate(10). A first mask pattern having a first opening is formed on the third thin film. A third thin film pattern having a second opening is formed by removing the exposed third thin film. A first sacrificial layer having a uniform thickness is continuously formed on an upper surface of the first mask pattern and a sidewall and a bottom surface of the second opening. A thin film for a mask pattern is formed on the first sacrificial layer. A second mask pattern is formed only within the second opening by removing partially the thin film for the mask pattern, in order to obtain a double mask pattern including a first and second mask patterns. A second sacrificial layer is formed on the substrate having the double mask pattern. A sacrificial layer pattern having a third opening is formed by removing the double mask pattern, the third thin film pattern, and the first sacrificial layer. An interlayer dielectric layer pattern is formed by removing the second thin film and the first thin film.

Abstract translation: 提供了形成精细图案的方法，以通过消除模制工艺来简化使用双掩模图案的精细图案形成工艺。 第一，第二和第三薄膜依次形成在半导体衬底（10）上。 在第三薄膜上形成具有第一开口的第一掩模图案。 通过去除暴露的第三薄膜来形成具有第二开口的第三薄膜图案。 在第一掩模图案的上表面和第二开口的侧壁和底表面上连续地形成具有均匀厚度的第一牺牲层。 在第一牺牲层上形成用于掩模图案的薄膜。 为了获得包括第一和第二掩模图案的双掩模图案，仅通过部分地去除掩模图案的薄膜而在第二开口内形成第二掩模图案。 在具有双掩模图案的基板上形成第二牺牲层。 通过去除双掩模图案，第三薄膜图案和第一牺牲层来形成具有第三开口的牺牲层图案。 通过去除第二薄膜和第一薄膜来形成层间绝缘层图案。

公开(公告)号：KR102064265B1

公开(公告)日：2020-01-09

申请号：KR1020130070688

申请日：2013-06-20

Applicant: 삼성전자주식회사

Inventor： 박제민 ,  임석현 ,  송태용 ,  윤현철 ,  황유상 ,  정현옥

IPC: H01L21/60 ,  H01L21/8242 ,  H01L27/108

公开(公告)号：KR101815590B1

公开(公告)日：2018-01-05

申请号：KR1020100117103

申请日：2010-11-23

Applicant: 삼성전자주식회사

Inventor： 강윤승 ,  박종철 ,  양광용 ,  정상섭 ,  임석현

IPC: H01L21/027

CPC classification number: H01L21/3086 ,  H01L21/0337 ,  H01L21/32139 ,  H01L27/105 ,  H01L27/11521 ,  H01L27/11568

Abstract: 반도체소자의패턴형성방법이제공된다. 본발명의일 실시예에따른반도체소자의패턴형성방법은, 식각대상층상에제1 하드마스크층을형성하는단계; 제1 하드마스크층상에, 제1 층및 제1 층하부의제2 층을포함하는제2 하드마스크층을형성하는단계; 제1 층을식각하여제1 패턴을형성하는단계; 제1 패턴의양 측벽을덮는스페이서를형성하는단계; 스페이서를식각마스크로이용하여상기제2 층을식각하여제2 패턴을형성하는단계; 스페이서및 스페이서하부의제2 패턴을식각마스크로이용하여제1 하드마스크층을식각하여제1 하드마스크패턴을형성하는단계; 및제1 하드마스크패턴을이용하여식각대상층을식각하는단계;를포함한다.