公开(公告)号：KR102072410B1

公开(公告)日：2020-02-03

申请号：KR1020130093690

申请日：2013-08-07

Applicant: 삼성전자주식회사

Inventor： 권병호 ,  김철 ,  김호영 ,  박세정 ,  김명철 ,  강보경 ,  윤보언 ,  최재광 ,  최시영 ,  정석훈 ,  성금중 ,  정희돈 ,  최용준 ,  한지은

IPC: H01L29/78 ,  H01L21/336

公开(公告)号：KR1020150017576A

公开(公告)日：2015-02-17

申请号：KR1020130093690

申请日：2013-08-07

Applicant: 삼성전자주식회사

Inventor： 권병호 ,  김철 ,  김호영 ,  박세정 ,  김명철 ,  강보경 ,  윤보언 ,  최재광 ,  최시영 ,  정석훈 ,  성금중 ,  정희돈 ,  최용준 ,  한지은

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7853 ,  H01L21/30604 ,  H01L21/3065 ,  H01L21/3085 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823481 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/845 ,  H01L27/0886 ,  H01L27/1211 ,  H01L29/0673 ,  H01L29/42364 ,  H01L29/4238 ,  H01L29/49 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66795 ,  H01L29/78 ,  H01L29/785 ,  H01L29/41791 ,  H01L29/7802 ,  H01L2029/7858

Abstract: 반도체 장치 및 그 제조 방법이 제공된다. 상기 반도체 장치는 기판 상에 형성된 제1 핀과 제2 핀; 및 상기 제1 핀과 제2 핀 사이에 형성된 T자형의 필드 절연막을 포함하되, 상기 T자형의 필드 절연막의 상면과, 상기 제1 핀의 상면은 동일 평면에 위치할 수 있다.

Abstract translation: 提供半导体器件及其制造方法。 半导体器件包括形成在基板上的第一引脚和第二引脚，以及形成在第一引脚和第二引脚之间的T形场绝缘层。 T形场绝缘层的上侧和第一销的上侧位于同一平面上。

公开(公告)号：KR1020130102819A

公开(公告)日：2013-09-23

申请号：KR1020120023951

申请日：2012-03-08

Applicant: 삼성전자주식회사

Inventor： 김재석 ,  김호영 ,  강보경 ,  정석훈 ,  윤보언 ,  황창선

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/28008 ,  H01L21/16 ,  H01L21/70 ,  H01L21/76897 ,  H01L29/517 ,  H01L29/6653 ,  H01L29/66545

Abstract: PURPOSE: A method for manufacturing a semiconductor device is provided to prevent the connection of a contact plug and a gate electrode by preventing pattern defects on the lateral part of a trench. CONSTITUTION: A gap-fill insulating layer pattern for filling a groove is formed. A first and a second dummy gate pattern (131,132) are removed. A groove (152) is formed between the first interlayer dielectric (150) and the first and the second dummy gate pattern. A gate insulating layer is formed on the bottom surface of a trench. A gate electrode is formed on the gate insulating layer.

Abstract translation: 目的：提供一种用于制造半导体器件的方法，以通过防止沟槽侧面上的图案缺陷来防止接触插塞和栅电极的连接。 构成：形成用于填充槽的间隙填充绝缘层图案。 去除第一和第二伪栅极图案（131,132）。 在第一层间电介质（150）与第一和第二虚拟栅极图案之间形成有沟槽（152）。 栅极绝缘层形成在沟槽的底表面上。 在栅极绝缘层上形成栅电极。

公开(公告)号：KR102109585B1

公开(公告)日：2020-05-13

申请号：KR1020130070401

申请日：2013-06-19

Applicant: 삼성전자주식회사 ,  한국과학기술원

Inventor： 홍현수 ,  이재면 ,  한동수 ,  이춘오 ,  이한성 ,  정석훈 ,  문병철

IPC: H04W64/00 ,  H04W4/33 ,  H04W4/029 ,  H04W4/02 ,  H04W88/02 ,  H04W4/024

公开(公告)号：KR1020140147926A

公开(公告)日：2014-12-31

申请号：KR1020130070401

申请日：2013-06-19

Applicant: 삼성전자주식회사 ,  한국과학기술원

Inventor： 홍현수 ,  이재면 ,  한동수 ,  이춘오 ,  이한성 ,  정석훈 ,  문병철

IPC: H04W64/00 ,  H04W4/02

CPC classification number: H04W4/04

Abstract: A method of implementing a location based service in a building according to an aspect of the present invention includes the steps of: receiving, from at least one electronic device, a plurality of data sets representing information on RF signals, which are measured for each location in the building or for each time by the at least one electronic device; determining similarities among the plurality of data sets; creating a logical path by integrating similar data sets; and creating a wireless signal map in the building by mapping the logical path to a physical path of the building.

Abstract translation: 根据本发明的一个方面，在建筑物中实现基于位置的服务的方法包括以下步骤：从至少一个电子设备接收表示关于每个位置测量的关于RF信号的信息的多个数据集 在建筑物中或每次由至少一个电子设备; 确定所述多个数据集之间的相似度; 通过集成类似的数据集创建逻辑路径; 以及通过将逻辑路径映射到建筑物的物理路径来在建筑物中创建无线信号映射。

公开(公告)号：KR101884204B1

公开(公告)日：2018-08-01

申请号：KR1020120023951

申请日：2012-03-08

Applicant: 삼성전자주식회사

Inventor： 김재석 ,  김호영 ,  강보경 ,  정석훈 ,  윤보언 ,  황창선

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/28008 ,  H01L21/16 ,  H01L21/70 ,  H01L21/76897 ,  H01L29/517 ,  H01L29/6653 ,  H01L29/66545

Abstract: 게이트라스트(Gate Last)공정에서갭필절연막패턴이포함된반도체장치의제조방법이제공된다. 갭필절연막패턴이포함된반도체장치의제조방법은, 기판상에서로이웃한제1 더미게이트패턴및 제2 더미게이트패턴을형성하고, 상기제1 및제2 더미게이트패턴의측벽과상면을덮는식각정지막을형성하고, 상기기판과상기식각정지막상에층간절연막을형성하고, 상기층간절연막을평탄화하여, 상기제1 및제2 더미게이트패턴상의상기식각정지막을노출하고, 상기제1 및제2 더미게이트패턴의상면과측면의상부가노출되도록상기식각정지막을제거하여, 상기층간절연막과상기제1 및제2 더미게이트패턴사이에그루브를형성하고, 상기그루브를채우는갭필절연막패턴을형성하고, 상기제1 및제2 더미게이트패턴을제거하여상기기판을노출하는트렌치를형성하고, 상기트렌치의바닥면에게이트절연막을형성하고, 상기게이트절연막상에게이트전극을형성하는것을포함한다.

公开(公告)号：KR1020160102787A

公开(公告)日：2016-08-31

申请号：KR1020150025302

申请日：2015-02-23

Applicant: 삼성전자주식회사

Inventor： 유정균 ,  정석훈

IPC: H01L29/78

CPC classification number: H01L21/823821 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823828 ,  H01L21/823878 ,  H01L29/66545 ,  H01L29/7848 ,  H01L29/7831 ,  H01L29/7813 ,  H01L29/785

Abstract: 반도체소자형성방법을제공한다. 이방법은반도체기판내에제1 도전형의제1 웰영역및 상기제1 도전형과다른제2 도전형의제2 웰영역을형성하고, 상기반도체기판상에제1 핀활성영역및 제2 핀활성영역을한정하는트렌치소자분리영역을형성하고, 상기제1 및제2 핀활성영역들및 상기트렌치소자분리영역을갖는기판상에희생게이트층을형성하고, 상기희생게이트층 상에하드마스크라인을형성하고, 상기하드마스크라인상에게이트컷 개구부를갖는게이트컷 마스크를형성하되, 상기게이트컷 개구부는상기제1 및제2 핀활성영역들사이에형성되는상기제1 및제2 웰영역들사이의경계와중첩하며상기하드마스크라인과교차하는방향성을갖는라인모양으로형성되고, 상기게이트컷 마스크를식각마스크로이용하여상기하드마스크라인을식각하여서로이격된제1 및제2 하드마스크패턴들을형성하는것을포함한다.

Abstract translation: 提供一种制造半导体器件的方法。 制造半导体器件的方法包括：在半导体衬底中形成具有第一导电类型的第一阱区和具有不同于第一导电类型的第二导电类型的第二阱区; 形成在所述半导体衬底上限定第一和第二有源区的沟槽器件分离区; 在具有具有第一和第二鳍状物活性区域的牺牲栅极层的衬底上形成牺牲栅极层，以及沟槽器件分离区域; 在牺牲栅极层上形成硬掩模层; 以及在所述硬掩模层上形成具有栅极切割开口部分的栅极切割掩模，其中，所述栅极切割区域与形成在所述第一和第二鳍状物活性区域之间的所述第一和第二阱区域之间的边界重叠， 与硬掩模线相交，并且具有通过使用栅极切割掩模作为蚀刻掩模蚀刻栅极切割掩模而彼此间隔开的第一和第二硬掩模图案。