-
公开(公告)号：WO2015093898A1
公开(公告)日：2015-06-25
申请号：PCT/KR2014/012591
申请日：2014-12-19
Applicant: 삼성전자주식회사
Abstract: 본 발명은 단말간 암호화 메시지를 송신하는 방법에 있어서, 단말의 화면 상에 메시지 앱이 실행되면, 보안 모드의 선택 버튼을 제공하는 키보드를 상기 메시지 앱 실행 창에 실행시키는 과정과, 상기 선택 버튼에 대한 사용자 입력이 감지되면, 상기 보안 모드로 전환 후, 사용자가 입력하는 메시지를 수신하여 임시 저장하는 과정과, 상기 키보드를 통해서 작성 완료 지시를 감지하면, 상기 메시지를 암호화하는 과정을 포함한다.
Abstract translation: 本发明涉及一种在终端之间发送加密消息的方法，包括以下步骤：如果在终端的屏幕上执行消息应用，则在消息应用执行窗口中运行提供安全模式选择按钮的键盘; 如果感测到用户对选择按钮的输入，则在切换到安全模式之后接收并临时存储用户正在输入的消息; 并且如果通过键盘感测到指示已经完成写入的指令，则对消息进行加密。
-
-
-
公开(公告)号：KR101898934B1
公开(公告)日：2018-09-14
申请号：KR1020140035355
申请日：2014-03-26
Applicant: 삼성전자주식회사
CPC classification number: H04W12/06 , H04L63/0869 , H04L63/18 , H04W12/04
Abstract: 통신시스템에서인증방법및 장치에관한것으로서, 상호인증을위한서버의방법은, 네트워크접속을요청하는사용자단말의식별정보를수신하는과정과, 상기서버에연결된데이터베이스로부터상기식별정보에대응하는제 1 인증키 검색을시도하는과정과, 상기데이터베이스의오류상황이감지될시, 상기사용자단말의인증을위한인증키 타입을결정하는과정과, 상기결정된타입의인증키를이용하여상기사용자단말의인증을수행하는과정을포함하며, 상기인증키 타입은외부서버에저장된각 사용자단말의인증키인제 2 인증키와상기서버내 저장장치에저장된공용인증키인제 3 인증키 중적어도하나를포함할수 있다.
-
公开(公告)号：KR101878682B1
公开(公告)日：2018-07-18
申请号：KR1020110118459
申请日：2011-11-14
Applicant: 삼성전자주식회사
IPC: G06F21/60
CPC classification number: H04L9/3226 , G06F21/78 , G06F2221/2107 , H04L9/0866 , H04L9/0869 , H04L9/0894 , H04L9/3271 , H04L63/123
Abstract: 본발명의일 측면에따른, 데이터를저장하는메모리장치와, 상기메모리장치의데이터입출력을관리하는제어부를포함하는저장매체의컨텐츠보호방법은, 상기메모리장치에저장되는데이터를암호화하기위한데이터암호화키를생성하는단계와; 상기메모리장치의식별자를획득하는단계와; 사용자비밀정보와상기메모리장치의식별자에근거하여상기데이터암호화키를암호화하는단계와; 상기암호화된데이터암호화키를상기메모리장치에저장하는단계를포함한다.
-
Patent Agency Ranking
公开(公告)号：KR101797961B1
公开(公告)日：2017-11-16
申请号：KR1020110055704
申请日：2011-06-09
Applicant: 삼성전자주식회사
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L21/823431 , H01L21/845
Abstract: 반도체장치의제조방법이제공된다. 반도체장치의제조방법은베이스, 베이스의상면으로부터돌출되고베이스와일체로형성된액티브핀, 및액티브핀 상에액티브핀과접촉하여형성된버퍼산화막패턴을포함하는기판을제공하고, 기판상에버퍼산화막패턴을덮도록제1 더미게이트막을형성하고, 버퍼산화막패턴을노출시키도록제1 더미게이트막을평탄화하고, 노출된버퍼산화막패턴과제1 더미게이트막상에제2 더미게이트막을형성하는것을포함한다.
-
公开(公告)号：KR1020160109980A
公开(公告)日：2016-09-21
申请号：KR1020150063958
申请日：2015-05-07
Applicant: 삼성전자주식회사
IPC: G06F15/16 , G06F15/173 , G06F15/78 , G06F11/30
Abstract: 제2네트워크장치에서사용되는구조를갖는시스템온 칩이공개된다. 상기시스템온 칩은제1하드웨어자원과, 상기제1하드웨어자원의상태를모니터하고, 제1네트워크장치와상기제2네트워크장치에의해공유될상기제1하드웨어자원에대한공유조건과상기제2네트워크장치와제3네트워크장치에의해현재공유된제2하드웨어자원에대한공유정보를관리하는자원관리모듈을포함한다.
Abstract translation: 公开了一种具有在第二网络设备中使用的结构的片上系统。 所述片上系统包括：第一硬件资源; 以及资源管理模块，被配置为监视所述第一硬件资源的状态，并且被配置为管理关于所述第一硬件资源的共享条件，并且关于第二硬件资源共享信息，其中所述共享条件将由第一硬件资源共享 网络设备和第二网络设备，并且共享信息当前由第二网络设备和第三网络设备共享。 因此，片上系统可以使用另一网络设备的计算能力。
-
公开(公告)号：KR1020150017576A
公开(公告)日：2015-02-17
申请号：KR1020130093690
申请日：2013-08-07
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/7853 , H01L21/30604 , H01L21/3065 , H01L21/3085 , H01L21/823431 , H01L21/823437 , H01L21/823481 , H01L21/823807 , H01L21/823814 , H01L21/823821 , H01L21/845 , H01L27/0886 , H01L27/1211 , H01L29/0673 , H01L29/42364 , H01L29/4238 , H01L29/49 , H01L29/66545 , H01L29/6656 , H01L29/66795 , H01L29/78 , H01L29/785 , H01L29/41791 , H01L29/7802 , H01L2029/7858
Abstract: 반도체 장치 및 그 제조 방법이 제공된다. 상기 반도체 장치는 기판 상에 형성된 제1 핀과 제2 핀; 및 상기 제1 핀과 제2 핀 사이에 형성된 T자형의 필드 절연막을 포함하되, 상기 T자형의 필드 절연막의 상면과, 상기 제1 핀의 상면은 동일 평면에 위치할 수 있다.
Abstract translation: 提供半导体器件及其制造方法。 半导体器件包括形成在基板上的第一引脚和第二引脚，以及形成在第一引脚和第二引脚之间的T形场绝缘层。 T形场绝缘层的上侧和第一销的上侧位于同一平面上。
-
公开(公告)号：KR1020140102497A
公开(公告)日：2014-08-22
申请号：KR1020130015890
申请日：2013-02-14
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L21/823431 , H01L21/823456 , H01L21/823481
Abstract: A manufacturing method of a semiconductor device according to an embodiment of the present invention comprises forming first gate patterns on a semiconductor substrate by using an etch mask pattern; forming a trench on the semiconductor substrate between the first gate patterns; forming an insulating layer filled in the trench on the etch mask pattern; performing planarization for the insulating layer to expose the upper surface of the etch mask pattern; forming an element isolation layer within the trench by etching a portion of the insulating layer; forming a second gate layer covering the upper surface of the etch mask pattern on the element isolation layer; and forming a second gate pattern by performing a planarization process of the second gate layer to expose the upper surface of the etch mask pattern.
Abstract translation: 根据本发明的实施例的半导体器件的制造方法包括通过使用蚀刻掩模图案在半导体衬底上形成第一栅极图案; 在所述第一栅极图案之间的半导体衬底上形成沟槽; 在所述蚀刻掩模图案上形成填充在所述沟槽中的绝缘层; 执行绝缘层的平坦化以暴露蚀刻掩模图案的上表面; 通过蚀刻绝缘层的一部分在沟槽内形成元件隔离层; 形成覆盖元件隔离层上的蚀刻掩模图案的上表面的第二栅极层; 以及通过执行所述第二栅极层的平坦化处理以暴露所述蚀刻掩模图案的上表面来形成第二栅极图案。
-
公开(公告)号：KR1020130102819A
公开(公告)日：2013-09-23
申请号：KR1020120023951
申请日：2012-03-08
Applicant: 삼성전자주식회사
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L21/28008 , H01L21/16 , H01L21/70 , H01L21/76897 , H01L29/517 , H01L29/6653 , H01L29/66545
Abstract: PURPOSE: A method for manufacturing a semiconductor device is provided to prevent the connection of a contact plug and a gate electrode by preventing pattern defects on the lateral part of a trench. CONSTITUTION: A gap-fill insulating layer pattern for filling a groove is formed. A first and a second dummy gate pattern (131,132) are removed. A groove (152) is formed between the first interlayer dielectric (150) and the first and the second dummy gate pattern. A gate insulating layer is formed on the bottom surface of a trench. A gate electrode is formed on the gate insulating layer.
Abstract translation: 目的：提供一种用于制造半导体器件的方法，以通过防止沟槽侧面上的图案缺陷来防止接触插塞和栅电极的连接。 构成：形成用于填充槽的间隙填充绝缘层图案。 去除第一和第二伪栅极图案（131,132）。 在第一层间电介质（150）与第一和第二虚拟栅极图案之间形成有沟槽（152）。 栅极绝缘层形成在沟槽的底表面上。 在栅极绝缘层上形成栅电极。
-
-
-
-
-
-
-
-
-
Search Results
101
records
(took 0.06 seconds)
