-
公开(公告)号：KR102214023B1
公开(公告)日：2021-02-09
申请号：KR1020140172421
申请日：2014-12-03
Applicant: 삼성전자주식회사
IPC: H01L29/786
Abstract: 누설전류를경감시켜동작성능을향상시킨반도체장치를제공하는것이다. 상기반도체장치는제1 다채널액티브패턴, 상기제1 다채널액티브패턴의주변에배치되고, 제1 영역과제2 영역을포함하는필드절연막으로, 상기제1 영역의상면은상기제1 다채널액티브패턴의상면및 상기제2 영역의상면보다위로돌출되는필드절연막, 상기필드절연막상에, 상기제1 다채널액티브패턴과교차하는제1 게이트전극, 및상기제1 게이트전극과상기필드절연막의제1 영역사이에배치되고, 제1 패싯(facet)을포함하는제1 소오스/드레인으로, 상기제1 패싯은상기제1 다채널액티브패턴의상면보다낮은상기필드절연막의제1 영역으로부터시작되는제1 소오스/드레인을포함한다.
-
-
公开(公告)号：KR1020150061698A
公开(公告)日：2015-06-05
申请号：KR1020130145486
申请日：2013-11-27
Applicant: 삼성전자주식회사
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/66795 , H01L21/823431 , H01L21/823481 , H01L29/165 , H01L29/66545 , H01L29/7848
Abstract: 반도체장치가제공된다. 반도체장치는, 기판으로부터돌출된형상으로제1 방향으로정렬되어연장되고, 상기제1 방향으로서로이격되는제1 및제2 핀, 상기제1 및제2 핀사이에, 상기제1 방향과교차하는제2 방향으로연장되어배치된필드절연막, 상기필드절연막상에형성된식각정지막패턴, 및상기식각정지막패턴상에형성된더미게이트(dummy gate) 구조체를포함한다.
Abstract translation: 提供半导体器件。 半导体器件包括延伸成在第一方向上以从基板突出的形状延伸并在第一方向上彼此分离的第一和第二销钉; 场绝缘膜，沿与第一和第二销之间的第一方向交叉的第二方向延伸; 形成在所述绝缘膜上的蚀刻停止膜图案; 以及形成在蚀刻停止膜图案上的虚拟栅极结构。
-
公开(公告)号：KR1020150022091A
公开(公告)日：2015-03-04
申请号：KR1020130099402
申请日：2013-08-22
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L27/0886 , H01L21/823412 , H01L21/823425 , H01L21/823431 , H01L21/823481 , H01L29/785 , H01L29/42356 , H01L2029/7858
Abstract: 반도체 장치 및 그 제조 방법이 제공된다. 상기 반도체 장치는 길이 방향으로 나란한 제1 핀, 제2 핀 및 제3 핀; 상기 제1 핀과 상기 제2 핀 사이에 형성된, 제1 깊이의 제1 트렌치; 상기 제1 트렌치 내에 형성된 제1 필드 절연막; 상기 제1 핀과 상기 제3 핀 사이에 형성된, 상기 제1 깊이보다 깊은 제2 깊이의 제2 트렌치; 및 상기 제2 트렌치 내에 형성된 제2 필드 절연막을 포함하고, 상기 제1 필드 절연막의 상면은, 상기 제1 핀의 상면보다 같거나 높다.
Abstract translation: 提供半导体器件及其制造方法。 半导体器件包括沿长度方向布置的第一引脚，第二引脚，第三引脚， 形成在第一销和第二销之间的第一深度的第一沟槽; 形成在所述第一沟槽中的第一场绝缘层; 形成在所述第一销和所述第二销之间并具有比第一深度更深的第二深度的第二沟槽; 以及形成在所述第二沟槽中的第二场绝缘层。 第一场绝缘层的上侧与第一引脚的上侧相同或者更高。
-
公开(公告)号：KR1020150000947A
公开(公告)日：2015-01-06
申请号：KR1020130073231
申请日：2013-06-25
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L21/823431 , H01L21/0214 , H01L21/02164 , H01L21/0217 , H01L21/02532 , H01L21/28518 , H01L21/32139 , H01L21/823418 , H01L21/823437 , H01L27/0886 , H01L29/66545 , H01L29/7831 , H01L29/7855 , H01L29/785 , H01L21/302 , H01L29/7802
Abstract: 반도체 장치 및 그 제조 방법이 제공된다. 장변과 단변을 포함하는 핀 영역을 구비하고, 핀 영역 영역의 상면 보다 낮은 상면을 가지며 핀 영역의 단변에 인접하여 배치된 제1 필드 절연막과, 핀 영역 영역의 상면 보다 낮은 상면을 가지며 핀 영역 영역의 장변에 인접하여 배치된 제2 필드 절연막을 구비하고, 제1 필드 절연막 상에 배치된 에치 베리어 패턴을 구비하고, 핀 영역의 상면 및 상기 장변의 측면들을 감싸며, 핀 영역과 제2 필드 절연막 상에 배치된 제1 게이트를 구비하고, 제1 필드 절연막을 오버랩하며 에치 베리어 패턴 상에 배치된 제2 게이트를 구비하는 반도체 장치가 제공된다,
Abstract translation: 本发明提供一种半导体器件及其制造方法。 提供了包括具有长边和短边的鳍片区域的半导体器件，具有比翅片区域的上侧低的上侧的布置在第一场绝缘膜的短边的第一场绝缘膜 第二场绝缘膜，其具有比所述鳍片区域的上侧低的上侧，并且布置在所述鳍片区域的长边附近，设置在所述第一场隔离膜上的蚀刻阻挡图案， 围绕所述鳍片区域的上侧和所述长边的侧面并且布置在所述鳍片区域和所述第二场隔离膜之间的第一栅极以及与所述第一场隔离膜重叠并且布置在所述第二栅极绝缘膜上的第二栅极 蚀刻阻挡图案。
-
Patent Agency Ranking
公开(公告)号：KR1020170000539A
公开(公告)日：2017-01-03
申请号：KR1020150089534
申请日：2015-06-24
Applicant: 삼성전자주식회사
IPC: H01L29/78
CPC classification number: H01L29/66545 , H01L21/76229 , H01L21/823431 , H01L21/823481 , H01L27/0886 , H01L27/0922 , H01L29/0847 , H01L29/165 , H01L29/66795 , H01L29/6681 , H01L29/7848 , H01L29/7854 , H01L29/7855
Abstract: 누설전류를경감시켜동작성능및 신뢰성을향상시킨반도체장치를제공하는것이다. 상기반도체장치는서로마주보는제1 단변및 제2 단변을포함하는핀형패턴, 상기제1 단변에접하도록형성되는제1 트렌치, 상기제2 단변에접하도록형성되는제2 트렌치, 상기제1 트렌치내에형성되고, 상기제1 단변으로부터순차적으로위치하는제1 부분과제2 부분을포함하는제1 필드절연막으로, 상기제1 부분의높이는상기제2 부분의높이와다른제1 필드절연막, 상기제2 트렌치내에형성되는제2 필드절연막, 및상기제1 필드절연막의제1 부분상에배치되는제1 더미게이트를포함한다.
Abstract translation: 半导体器件包括鳍状图案，其包括彼此相对的第一短边和第二短边，与第一短边接触的第一沟槽，与第二短边接触的第二沟槽，第一场绝缘 所述第一场绝缘膜包括从所述第一短边顺序布置的第一部分和第二部分，并且所述第一部分的高度不同于所述第二部分的高度;第二场绝缘膜， 第二沟槽和第一场绝缘膜的第一部分上的第一伪栅极。
-
-
公开(公告)号：KR1020160115019A
公开(公告)日：2016-10-06
申请号：KR1020150041645
申请日：2015-03-25
Applicant: 삼성전자주식회사
IPC: H01L29/78
CPC classification number: H01L27/0924 , H01L21/76229 , H01L21/76232 , H01L21/823821 , H01L21/82385 , H01L21/823878 , H01L27/0207 , H01L27/0886 , H01L29/7846
Abstract: 집적회로장치는기판으로부터돌출되고, 상기기판의주면과평행한제1 방향으로연장하고, 제1 도전형을갖는채널영역을가지며, 적어도일 측벽상에스텝부(stepped portion)를구비하는핀형활성영역, 상기핀형활성영역의상기적어도일 측벽상에배치되며, 상기스텝부에접하는스텝절연층, 및상기스텝절연층을사이에두고상기핀형활성영역의상기적어도일 측벽상에배치되며, 상기제1 방향과는다른제2 방향으로연장하는제1 고레벨소자분리막을포함한다
Abstract translation: 集成电路（IC）装置包括形成在衬底中的翅片型有源区，翅片型有源区的至少一个侧壁上的阶梯绝缘层，以及至少一个侧壁上的第一高电平隔离层 的鳍式活性区域。 翅片型有源区域从基板突出并且在平行于基板的主表面的第一方向上延伸，包括具有第一导电类型的沟道区域，并且包括台阶部分。 台阶绝缘层接触翅片型有源区的台阶部分。 台阶绝缘层在第一高电平隔离层和鳍式有源区的至少一个侧壁之间。 第一高级隔离层在与第一方向不同的第二方向上延伸。
-
公开(公告)号：KR1020160066103A
公开(公告)日：2016-06-10
申请号：KR1020140169731
申请日：2014-12-01
Applicant: 삼성전자주식회사
IPC: H01L29/78
CPC classification number: H01L27/0924 , H01L21/823821 , H01L21/823878 , H01L27/0207 , H01L27/0928 , H01L29/785
Abstract: 핀펫을구비하는반도체장치가개시된다. 이장치는엔모스영역및 피모스영역을갖는기판및 기판상에제공된게이트패턴들을포함할수 있다. 기판은, 제 1 및제 2 분리영역들그리고핀제거영역을제외한영역에형성되는, 활성핀들을포함한다. 제 1 분리영역들은활성핀들의긴 측벽들을정의하고, 제 2 분리영역들은활성핀들의짧은측벽들을정의할수 있다. 제 2 분리영역들의폭들은엔모스및 피모스영역들각각에서는동일하고엔모스및 피모스영역들사이에서는서로다를수 있다.
Abstract translation: 公开了一种包括鳍状场效应晶体管（Fin-FET）的半导体器件。 半导体器件可以包括具有NMOS区域和PMOS区域的衬底以及设置在衬底上的栅极图案。 衬底包括形成在除鳍排除区域之外的区域中的第一和第二隔离区域和活性鳍片。 第一隔离区域限定活性鳍片的长侧壁，第二隔离区域限定活性鳍片的短侧壁。 在NMOS区域和PMOS区域中的第二隔离区域的宽度相等，并且可以在NMOS区域和PMOS区域之间彼此不同。
-
公开(公告)号：KR1020150017576A
公开(公告)日：2015-02-17
申请号：KR1020130093690
申请日：2013-08-07
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/7853 , H01L21/30604 , H01L21/3065 , H01L21/3085 , H01L21/823431 , H01L21/823437 , H01L21/823481 , H01L21/823807 , H01L21/823814 , H01L21/823821 , H01L21/845 , H01L27/0886 , H01L27/1211 , H01L29/0673 , H01L29/42364 , H01L29/4238 , H01L29/49 , H01L29/66545 , H01L29/6656 , H01L29/66795 , H01L29/78 , H01L29/785 , H01L29/41791 , H01L29/7802 , H01L2029/7858
Abstract: 반도체 장치 및 그 제조 방법이 제공된다. 상기 반도체 장치는 기판 상에 형성된 제1 핀과 제2 핀; 및 상기 제1 핀과 제2 핀 사이에 형성된 T자형의 필드 절연막을 포함하되, 상기 T자형의 필드 절연막의 상면과, 상기 제1 핀의 상면은 동일 평면에 위치할 수 있다.
Abstract translation: 提供半导体器件及其制造方法。 半导体器件包括形成在基板上的第一引脚和第二引脚，以及形成在第一引脚和第二引脚之间的T形场绝缘层。 T形场绝缘层的上侧和第一销的上侧位于同一平面上。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.023 seconds)
