公开(公告)号：KR1020150068138A

公开(公告)日：2015-06-19

申请号：KR1020130153989

申请日：2013-12-11

Applicant: 삼성전자주식회사

Inventor： 최용준 ,  김명철 ,  김철 ,  성금중 ,  이학선 ,  정해건 ,  한지은

IPC: H01L21/336

CPC classification number: H01L21/823431 ,  H01L21/3081 ,  H01L21/76224 ,  H01L27/0886

Abstract: 반도체소자및 이를제조하는방법을제공한다. 반도체소자의제조방법은, 기판상에형성된제1 마스크패턴을이용하여기판을식각하여트렌치를형성하는단계, 트렌치를매립하며, 제1 두께를각각갖는제1 영역및 제2 영역을포함하는예비소자분리패턴을형성하는단계, 제1 영역상에제2 마스크패턴을형성하는단계, 제2 마스크패턴에의해노출된제2 영역의상부및 제1 마스크패턴의일부를식각하여, 제1 두께보다작은제2 두께를갖는제2 영역을형성하는단계, 제1 및제2 마스크패턴들을제거하는단계및 제1 및제2 영역의상부를식각하여, 예비핀형액티브패턴들을한정하는소자분리패턴을형성하는단계를포함한다.

Abstract translation: 提供半导体器件及其制造方法。 制造半导体器件的方法包括：通过使用形成在衬底上并形成沟槽的第一掩模图案来蚀刻衬底的步骤; 形成预先装置分离图案的步骤，其填充在沟槽中并且包括第一区域和具有第一厚度的第二区域; 在所述第一区域上形成第二掩模图案的步骤; 蚀刻第一掩模图案的一部分和由第二掩模图案曝光的第二区域的上部的步骤，以及形成具有小于第一厚度的第二厚度的第二区域; 去除第一和第二掩模图案的步骤; 以及蚀刻第一和第二区域的上部并形成限定预备鳍型活性图案的器件分离图案的步骤。

公开(公告)号：KR102066000B1

公开(公告)日：2020-01-14

申请号：KR1020130153989

申请日：2013-12-11

Applicant: 삼성전자주식회사

Inventor： 최용준 ,  김명철 ,  김철 ,  성금중 ,  이학선 ,  정해건 ,  한지은

IPC: H01L21/336

公开(公告)号：KR1020170065729A

公开(公告)日：2017-06-14

申请号：KR1020150171651

申请日：2015-12-03

Applicant: 삼성전자주식회사

Inventor： 김진범 ,  문강훈 ,  이초은 ,  전경엽 ,  정수진 ,  정해건 ,  허,양

IPC: H01L29/78 ,  H01L21/8234 ,  H01L29/417 ,  H01L29/66 ,  H01L29/423 ,  H01L21/3065 ,  H01L21/306

CPC classification number: H01L29/66795 ,  H01L21/02381 ,  H01L21/0243 ,  H01L21/02433 ,  H01L21/02532 ,  H01L21/30604 ,  H01L29/0847 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/7848

Abstract: 반도체소자의제조방법을제공한다. 방법은, 활성패턴에형성된예비게이트구조체에의해노출된활성패턴을식각하여, 활성패턴에델타영역을정의하는예비리세스영역을형성하고, 예비리세스영역에희생막을형성한후, 희생막및 델타영역을식각하여, U자단면을갖는리세스영역을형성하는것을포함한다.

Abstract translation: 提供了一种制造半导体器件的方法。 该方法包括蚀刻由在有源图案中形成的初始栅极结构暴露的有源图案，以在有源图案中形成限定Δ区域的空位区域，并在空位区域中形成牺牲层， 蚀刻该三角形区域以形成具有U形横截面的凹陷区域。

公开(公告)号：KR1020170036183A

公开(公告)日：2017-04-03

申请号：KR1020150134699

申请日：2015-09-23

Applicant: 삼성전자주식회사

Inventor： 한동우 ,  양광용 ,  이진욱 ,  전경엽 ,  정해건 ,  김도형

IPC: H01L29/78

CPC classification number: H01L21/823431 ,  H01L21/30604 ,  H01L21/823437 ,  H01L27/0886 ,  H01L29/6656 ,  H01L29/66795

Abstract: 본발명의일 실시예에따른반도체소자는, 제 1 영역의기판으로부터돌출되는제 1 활성패턴및 제 2 영역의상기기판으로부터돌출되는제 2 활성패턴을형성하고, 상기제 1 활성패턴상의제 1 게이트구조체들및 상기제 2 활성패턴상의제 2 게이트구조체들을형성하며, 상기제 1 및제 2 게이트구조체들및 상기제 1 및제 2 활성패턴들을덮는코팅막을형성한후에, 상기제 1 게이트구조체들사이의상기제 1 활성패턴내에제 1 리세스영역및 상기제 2 게이트구조체들사이의상기제 2 활성패턴내에제 2 리세스영역을형성하는것을포함한다.

Abstract translation: 根据本发明实施例的半导体器件包括从第一区域的衬底突出的第一有源图案和从第二区域的衬底突出的第二有源图案， 第二有源图案上的栅极结构和第二栅极结构以及在形成覆盖第一和第二栅极结构以及第一和第二有源图案的涂覆膜之后， 在第一有源图案内形成第一凹陷区域，并在第二栅极结构之间形成第二有源图案内的第二凹陷区域。