-
公开(公告)号：KR102224849B1
公开(公告)日：2021-03-08
申请号：KR1020150040828A
申请日：2015-03-24
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L21/768
CPC classification number: H01L29/785 , H01L29/7842 , H01L21/76831 , H01L29/0649 , H01L29/0657 , H01L29/1054 , H01L29/42364 , H01L29/66795 , H01L29/7848
Abstract: 소자 분리막으로 둘러싸인 하부 핀 활성 영역 및 상기 소자 분리막의 상면으로부터 돌출한 상부 핀 활성 영역을 포함하는 핀 활성 영역, 상기 상부 핀 활성 영역의 상면 및 측면들 상의 게이트 패턴, 및 상기 게이트 패턴의 옆의 상기 핀 활성 영역 내에 형성된 소스/드레인 영역을 포함하고, 상기 게이트 패턴은 상기 소자 분리막 상으로 연장하고, 상기 소스/드레인 영역은 트렌치 및 상기 트렌치를 채우는 에피택셜 막들을 포함하고, 상기 트렌치는 바닥면 및 측벽들을 포함하고, 상기 측벽들은 제1 측벽들 및 상기 제1 측벽들과 상기 바닥면을 연결하는 제2 측벽들을 포함하고, 상기 트렌치의 바닥면은 상기 게이트 패턴 아래의 상기 소자 분리막의 상기 상면보다 낮고, 상기 트렌치의 상기 제2 측벽들은 경사진 {111} 면을 갖는 반도체 소자가 설명된다.
-
公开(公告)号：KR1020120131813A
公开(公告)日：2012-12-05
申请号：KR1020110050239
申请日：2011-05-26
Applicant: 삼성전자주식회사
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/6659 , H01L21/28185 , H01L21/28202 , H01L29/513 , H01L29/517 , H01L29/7833 , H01L29/0847
Abstract: PURPOSE: A method for manufacturing a semiconductor device is provided to improve an NBTI(Negative Bias Temperature Instability) lifetime property by controlling the location of nitrogen elements in a gate insulation layer. CONSTITUTION: A first insulation layer is formed on a substrate(S110). A second insulation layer is formed by injecting nitrogen to the first insulation layer(S120). A third insulation layer is formed by a first thermal process and a second thermal process of the second insulation layer(S130). A fourth insulation layer is formed by injecting nitrogen to the third insulation layer(S140). A fifth insulation layer is formed by a third thermal process and a fourth thermal process of the fourth insulation layer(S150).
Abstract translation: 目的：提供一种用于制造半导体器件的方法，以通过控制栅极绝缘层中氮元素的位置来改善NBTI（负偏压温度不稳定性）寿命特性。 构成：在基板上形成第一绝缘层（S110）。 通过向第一绝缘层注入氮而形成第二绝缘层（S120）。 第三绝缘层通过第二绝缘层的第一热处理和第二热处理形成（S130）。 通过向第三绝缘层注入氮而形成第四绝缘层（S140）。 通过第四绝缘层的第三热处理和第四热处理形成第五绝缘层（S150）。
-
公开(公告)号：KR1020120119781A
公开(公告)日：2012-10-31
申请号：KR1020110037964
申请日：2011-04-22
Applicant: 삼성전자주식회사
IPC: H01L21/683
CPC classification number: F27B17/0025 , H01L21/67115 , H01L21/6875
Abstract: PURPOSE: A support unit and a substrate processing apparatus having the same are provided to minimize damage to the substrate in a thermal process about the substrate. CONSTITUTION: A processing space processing a substrate is supplied inside a chamber(100). A support unit(1000) supports the substrate. A heating member(200) heats the substrate. A plurality of support pins(1040) is upwardly protruded from a plate. At least one sub pin(1060) is projected from the plate to the top. The support pin is located around the sub pin. [Reference numerals] (226) Power supply unit; (248) Power supply unit; (300) Controller
Abstract translation: 目的：提供一种支撑单元和具有该支撑单元的基板处理装置，以便在围绕基板的热过程中对基板的损伤最小化。 构成：处理衬底的处理空间在室（100）内供应。 支撑单元（1000）支撑基板。 加热构件（200）加热基板。 多个支撑销（1040）从板向上突出。 至少一个子销（1060）从板向顶部突出。 支撑销位于子针脚周围。 （附图标记）（226）电源单元; （248）电源单元; （300）控制器
-
公开(公告)号：KR1020170077596A
公开(公告)日：2017-07-06
申请号：KR1020150187635
申请日：2015-12-28
Applicant: 삼성전자주식회사
CPC classification number: H01L21/02126 , C23C16/30 , C23C16/45531 , H01L21/02208 , H01L21/02211 , H01L21/02214 , H01L21/02219 , H01L21/02222 , H01L21/02274 , H01L21/0228 , H01L21/28247 , H01L29/6656 , H01L29/66795
Abstract: 본발명은 SiOCN 물질막의형성방법및 반도체소자의제조방법에관한것으로서, 기판상에실리콘소스를공급하는단계; 상기기판상에탄소소스를공급하는단계; 상기기판상에산소소스를공급하는단계; 및상기기판상에질소소스를공급하는단계를포함하고, 상기실리콘소스는비할로겐계의실릴아민, 실란계화합물, 또는이들의혼합물인 SiOCN 물질막의형성방법을제공한다. 본발명의 SiOCN 물질막의제조방법및 반도체소자의제조방법을이용하면, 결함이적고신뢰도가높은 SiOCN 물질막및 반도체소자를제조할수 있는효과가있다.
Abstract translation: 本发明的工序中，供给硅源在衬底上作为制造形成SiOCN膜材料与半导体元件的方法的方法; 在衬底上提供碳源; 向衬底上供应氧源; 并且将氮源供应到衬底上，其中硅源是非卤素甲硅烷基胺，硅烷化合物或其混合物。 与本发明和半导体器件的生产过程SiOCN膜材料的制造方法中，存在能够产生SiOCN材料膜和半导体装置少具有高可靠性的缺陷的效果。
-
公开(公告)号：KR1020160128539A
公开(公告)日：2016-11-08
申请号：KR1020150059917
申请日：2015-04-28
Applicant: 삼성전자주식회사
IPC: H01L29/78
CPC classification number: H01L29/7848 , H01L29/0847 , H01L29/165 , H01L29/7851
Abstract: 본발명의실시예들에따른반도체소자는기판, 상기기판으로부터돌출되어제1 방향으로연장된활성패턴, 상기활성패턴을상기제1 방향과교차하는제2 방향으로가로지르며상기제1 방향으로서로이격하는제1 및제2 게이트전극들, 및상기제1 및제2 게이트전극들사이에배치되며상기활성패턴상에제공되는소스/드레인영역을포함한다. 상기소스/드레인영역은상기활성패턴의최상부면에인접하되상기활성패턴의상기최상부면보다낮은레벨에제공되는제1 부분, 및상기제1 부분과접하며상기제1 부분의아래에배치되는제2 부분을포함한다. 상기제1 부분은상기기판으로부터멀어질수록상기제1 방향으로의폭이좁아지고, 상기제2 부분은상기기판으로부터멀어질수록상기제1 방향으로의폭이넓어진다.
Abstract translation: 半导体器件包括从衬底突出并在第一方向上延伸的有源图案，在与第一方向相交的第二方向上与有源图案相交的第一和第二栅电极以及设置在第一和第二方向上的有源图案之间的源极/漏极区域 和第二栅电极。 源极/漏极区域包括与有源图案的最上表面相邻并且设置在低于有源图案的最上表面的水平面的第一部分，以及设置在第一部分下方以与第一部分接触的第二部分 第一部分。 沿着第一方向的第一部分的宽度沿离开基板的方向减小，并且沿着第一方向的第二部分的宽度在远离基板的方向上增加。
-
Patent Agency Ranking
公开(公告)号：KR1020160119889A
公开(公告)日：2016-10-17
申请号：KR1020150048181
申请日：2015-04-06
Applicant: 삼성전자주식회사
IPC: H01L29/78
CPC classification number: H01L29/41791 , H01L27/1104 , H01L29/0673 , H01L29/0847 , H01L29/161 , H01L29/36 , H01L29/41758 , H01L29/45 , H01L29/66795 , H01L29/775 , H01L29/785
Abstract: 본발명의실시예에따른반도체장치는, 기판상에배치되는두 개이상의활성핀들, 활성핀들과교차하며연장되는게이트전극, 및게이트전극의양측에서, 활성핀들상에배치되는소스/드레인영역을포함한다. 소스/드레인영역은, 각각의활성핀으로부터성장되고제1 농도의게르마늄(Ge)을포함하는제1 영역들, 및제1 영역들의사이에배치되며, 제1 농도보다높은제2 농도의게르마늄(Ge)을포함하는제2 영역을포함한다.
Abstract translation: 半导体器件包括具有上表面的衬底，衬底上的多个有源散热片，与多个有源散热片交叉的栅电极，以及在栅电极的每一侧上的多个活动鳍片上的源极/漏极区域 。 源极/漏极区域可以包括从活性鳍片延伸的多个第一区域，以及在多个第一区域中的每一个之间的第二区域。 第二区域可具有大于第一锗浓度的第二锗浓度。 源极/漏极区域可以连接到接触插塞，并且可以具有具有波形或曲面的顶表面。 顶表面可以具有比接触插塞的顶表面更大的表面积。
-
公开(公告)号：KR102224849B1
公开(公告)日：2021-03-08
申请号：KR1020150040828
申请日：2015-03-24
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L21/768
Abstract: 소자분리막으로둘러싸인하부핀 활성영역및 상기소자분리막의상면으로부터돌출한상부핀 활성영역을포함하는핀 활성영역, 상기상부핀 활성영역의상면및 측면들상의게이트패턴, 및상기게이트패턴의옆의상기핀 활성영역내에형성된소스/드레인영역을포함하고, 상기게이트패턴은상기소자분리막상으로연장하고, 상기소스/드레인영역은트렌치및 상기트렌치를채우는에피택셜막들을포함하고, 상기트렌치는바닥면및 측벽들을포함하고, 상기측벽들은제1 측벽들및 상기제1 측벽들과상기바닥면을연결하는제2 측벽들을포함하고, 상기트렌치의바닥면은상기게이트패턴아래의상기소자분리막의상기상면보다낮고, 상기트렌치의상기제2 측벽들은경사진 {111} 면을갖는반도체소자가설명된다.
-
公开(公告)号：KR1020160139120A
公开(公告)日：2016-12-07
申请号：KR1020150073121
申请日：2015-05-26
Applicant: 삼성전자주식회사
IPC: H01L29/78
CPC classification number: H01L29/7851 , H01L29/0847 , H01L29/66795 , H01L29/7848
Abstract: 본발명의일 실시예에따른반도체소자는활성영역을정의하는소자분리막을포함하는기판, 상기소자분리막으로부터돌출되고제 1 방향으로연장되는핀, 상기깊은게이트핀 영역및 소오스/드레인핀 영역을포함하고, 상기게이트핀 영역상에배치되고, 상기제 1 방향에교차하는제 2 방향으로연장된게이트패턴, 및상기소오스/드레인핀 영역의측벽상에배치된소오스/드레인부를포함하되, 상기제 2 방향으로의상기소오스/드레인핀 영역의폭과상기제 2 방향으로의상기게이트핀 영역의폭은서로다를수 있다.
Abstract translation: 公开了一种半导体器件。 该器件包括：衬底，其包括由器件隔离层限定的有源区，从衬底突出并沿第一方向延伸的鳍状图案，所述鳍图案包括栅极鳍区和源极/漏极鳍区，栅极图案设置 在所述栅极鳍区域上沿与所述第一方向交叉的第二方向延伸，以及设置在所述源极/漏极鳍片区域的侧壁上的源极/漏极部分。 当在第二方向上测量时，源极/漏极鳍片区域的宽度与栅极鳍片区域的第二方向上的宽度不同。
-
公开(公告)号：KR1020140099743A
公开(公告)日：2014-08-13
申请号：KR1020130012529
申请日：2013-02-04
Applicant: 삼성전자주식회사
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/66795 , H01L29/42316 , H01L29/42336 , H01L29/66348
Abstract: A method for fabricating a semiconductor device is provided. The method for fabricating a semiconductor device includes providing a fin which protrudes from a substrate and a plurality of dummy gate patterns formed on the fin in order to intersect with the fin; forming a first recess in the fin on both sides of the dummy gate patterns; forming an oxide layer on the surface of the first recess; and forming a second recess by removing the oxide layer.
Abstract translation: 提供一种制造半导体器件的方法。 制造半导体器件的方法包括提供从衬底突出的翅片和形成在翅片上的多个虚拟栅极图案，以便与鳍片相交; 在所述伪栅极图案的两侧上形成所述翅片中的第一凹部; 在所述第一凹部的表面上形成氧化物层; 并通过去除氧化物层形成第二凹槽。
-
公开(公告)号：KR102251060B1
公开(公告)日：2021-05-14
申请号：KR1020150048181
申请日：2015-04-06
Applicant: 삼성전자주식회사
IPC: H01L29/78
Abstract: 본발명의실시예에따른반도체장치는, 기판상에배치되는두 개이상의활성핀들, 활성핀들과교차하며연장되는게이트전극, 및게이트전극의양측에서, 활성핀들상에배치되는소스/드레인영역을포함한다. 소스/드레인영역은, 각각의활성핀으로부터성장되고제1 농도의게르마늄(Ge)을포함하는제1 영역들, 및제1 영역들의사이에배치되며, 제1 농도보다높은제2 농도의게르마늄(Ge)을포함하는제2 영역을포함한다.
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.02 seconds)
