KR20210032844A - Integrated circuit device and method of manufacturing the same

    公开(公告)号:KR20210032844A

    公开(公告)日:2021-03-25

    申请号:KR1020190114365A

    申请日:2019-09-17

    Abstract: 집적회로 소자는 기판 상에 형성된 하부 전극과, 상기 하부 전극의 주위에서 상기 하부 전극을 지지하는 상부 지지 구조물을 포함하고, 상기 상부 지지 구조물은 상기 하부 전극을 포위하며 상기 하부 전극이 관통하는 홀을 가지는 상부 지지 패턴과, 상기 홀 내에서 상기 상부 지지 패턴과 상기 하부 전극과의 사이에 개재되고 상기 기판에 가까워질수록 더 작은 폭을 가지는 상부 스페이서 지지 패턴을 포함한다. 집적회로 소자를 제조하기 위하여, 기판 상에 상부 지지 패턴을 포함하는 몰드 구조물 패턴을 형성하고, 상기 상부 지지 패턴의 측벽 및 상면을 덮는 상부 스페이서 지지막을 형성하고, 몰드 구조물 패턴에 형성된 복수의 홀 내부에 복수의 하부 전극을 형성하고, 상기 상부 스페이서 지지막의 일부를 제거하여 상기 상부 지지 패턴과 상기 복수의 하부 전극 각각의 사이에 개재된 복수의 상부 스페이서 지지 패턴을 형성한다.

    공기 조화기 및 그 제어 방법
    2.
    发明申请

    公开(公告)号:WO2019147085A1

    公开(公告)日:2019-08-01

    申请号:PCT/KR2019/001129

    申请日:2019-01-25

    Abstract: 일 실시예에 따른 공기 조화기는, 냉매를 압축시키는 압축기; 난방 모드에서 기상 냉매를 액상 냉매로 변환하는 실내 열교환기; 상기 난방 모드에서 액상 냉매를 기상 냉매로 변환하는 실외 열교환기; 상기 실내 열교환기와 상기 실외 열교환기를 연결하는 메인 배관; 상기 메인 배관으로부터 분기되어 상기 압축기의 인젝션 포트에 연결되는 인젝션 배관; 상기 인젝션 배관에 설치되어 상기 인젝션 배관으로 흐르는 냉매의 유량을 제어하는 인젝션 밸브; 및 운전조건에 따라 나타나는 압축 계수, 압축기 주파수 및 토출 과열도(DSH) 사이의 상관관계에 기초하여 목표 토출 과열도를 산출하고, 상기 목표 토출 과열도에 기초하여 현재 토출 과열도를 제어하는 제어부;를 포함한다.

    로봇 및 그 제어 방법
    4.
    发明申请

    公开(公告)号:WO2022154153A1

    公开(公告)日:2022-07-21

    申请号:PCT/KR2021/001045

    申请日:2021-01-27

    Abstract: 로봇의 제어 방법이 개시된다. 제어 방법은 서버로부터 로봇의 주행 공간에 포함된 제1 공간에 대응되는 제1 맵 데이터에 포함된 제1 타겟 위치에 대한 정보가 수신되면 제1 타겟 위치로 주행하는 단계, 로봇이 제1 타겟 위치로부터 임계 거리 내에 도달한 것으로 식별되면 제1 타겟 위치에 도달하였음을 나타내는 정보를 서버로 전송하는 단계 및 서버로부터 제1 타겟 위치를 포함하는 제2 공간에 대응되는 제2 맵 데이터 및 제2 맵 데이터에 포함된 제2 타겟 위치에 대한 정보가 수신되면, 제2 타겟 위치로 주행하는 단계를 포함할 수 있다.

    공기 조화기 및 공기 조화기의 제어 방법

    公开(公告)号:WO2019147086A1

    公开(公告)日:2019-08-01

    申请号:PCT/KR2019/001131

    申请日:2019-01-25

    Abstract: 일 실시예에 따른 공기 조화기는 냉매를 압축시키는 압축기, 난방 모드에서 기상 냉매를 액상 냉매로 변환하는 실내 열교환기, 상기 난방 모드에서 액상 냉매를 기상 냉매로 변환하는 실외 열교환기, 상기 실내 열교환기와 상기 실외 열교환기를 연결하는 메인 배관, 상기 메인 배관으로부터 분기되어 상기 압축기의 인젝션 포트에 연결되는 인젝션 배관, 상기 메인 배관에 설치되어 상기 메인 배관으로 흐르는 냉매의 유량을 제어하는 메인 밸브, 상기 인젝션 배관에 설치되어 상기 인젝션 배관으로 흐르는 냉매의 유량을 제어하는 인젝션 밸브, 상기 인젝션 밸브와 메인 밸브의 개도량을 기초로 인젝션 유량비를 산출하고 산출된 상기 인젝션 유량비가 미리 설정된 범위에 포함되지 않는 경우, 상기 인젝션 밸브의 개도량을 제어하는 제어부를 포함할 수 있다.

    저장 장치 및 이를 포함하는 데이터 처리 시스템

    公开(公告)号:KR102208058B1

    公开(公告)日:2021-01-27

    申请号:KR1020170041512

    申请日:2017-03-31

    Inventor: 김동우

    Abstract: 본발명은배터리탈착가능여부에대한정보를기초로, LSB 백업동작또는동기화동작의수행여부, 즉 SPOR 동작의수행여부를결정함으로써, 성능과수명을개선시킬수 있는저장장치및 이를포함하는데이터처리시스템에관한것이다. 상기데이터처리시스템은, 호스트, 상기호스트로부터수신한데이터를저장하는메모리와, 상기데이터를임시로저장하는캐시(cache)와, 상기메모리및 상기캐시를제어하는컨트롤러를포함하는저장장치, 및상기호스트및 상기저장장치에전원을공급하는배터리를포함하되, 상기컨트롤러는, 상기호스트로부터상기배터리의착탈가능속성을수신하고, 상기착탈가능속성을기초로, 상기호스트의쓰기명령(Write CMD)에대하여상기데이터의백업동작(backup)의수행여부를결정한다.

    반도체 소자
    8.
    发明公开
    반도체 소자 审中-实审
    半导体器件

    公开(公告)号:KR1020170143370A

    公开(公告)日:2017-12-29

    申请号:KR1020160077545

    申请日:2016-06-21

    Abstract: 본발명에따른반도체소자는, 제1 영역및 제2 영역을가지는기판, 제1 영역및 제2 영역각각에서기판으로부터돌출되는핀형활성영역, 핀형활성영역의상면으로부터이격된위치에서각각채널영역을가지는복수의나노시트, 핀형활성영역상에서복수의나노시트각각의적어도일부를포위하는게이트, 복수의나노시트에연결되며서로다른물질로이루어지는제1 소스/드레인영역및 제2 소스/드레인영역, 및핀형활성영역및 복수의나노시트의사이의공간에개재되는절연스페이서를포함하며, 제1 영역에서절연스페이서는제1 소스/드레인영역과의사이에에어스페이스를가지도록개재된다.

    Abstract translation: 根据本发明的半导体装置中,第一区域和第二区域以具有衬底,第一区和从该基片,分别突出在相应的第二表面区域的销型活性,在从销形的有​​效区的顶部表面上的间隔开的位置的沟道区 多个纳米片,多个纳米片,其中每一个至少包围一部分所述栅极的,被耦合到所述多个纳米片的第一源/漏区和第二源极/漏极上的销形有源区具有不同的材料制成的区域,和 有源区和多个纳米片,其中第一区中的绝缘间隔物被插入,以在第一源极/漏极区和第一源极/漏极区之间具有气隙。

    반도체 메모리 소자 및 그의 형성 방법
    9.
    发明授权
    반도체 메모리 소자 및 그의 형성 방법 有权
    半导体存储器件及其形成方法

    公开(公告)号:KR101677740B1

    公开(公告)日:2016-11-21

    申请号:KR1020100060186

    申请日:2010-06-24

    CPC classification number: H01L27/11582 H01L27/1157

    Abstract: 반도체소자가제공된다. 기판상에반복적으로번갈아적층된게이트패턴들및 절연패턴들및 상기게이트패턴들및 상기절연패턴들을관통하는관통영역을통하여상기기판으로부터위로연장되는수직채널구조체를포함하고, 상기수직채널구조체는상기관통영역의일부의측벽상에제공되는제 1 반도체영역및 상기제 1 반도체영역내의공간을채우는매립패턴을포함하는제 1 채널패턴, 및상기관통영역의잔부를완전히채우는제 2 반도체영역을포함하는제 2 채널패턴을포함한다.

    Abstract translation: 目的:提供半导体存储器件及其形成方法,以通过提供垂直沟道图案来提供具有比单元区域的有源区域更宽的面积的选定晶体管。 构成:在半导体存储器件及其形成方法中,栅极图案(157L,157m,157,157U)和氧化物(120Ua,120a,120La)重复层叠在基板(100)上。 垂直沟道结构(139)通过穿过栅极图案和绝缘图案的穿透区域从衬底延伸。 垂直沟道结构包括第一沟道图案和第二沟道图案第一沟道图案包括第一半导体区域和填充图案(156)。第二沟道图案包括第二半导体区域填充图案填充第一半导体区域内的空间 。 第二半导体区域完全填充穿透区域的剩余区域。

Patent Agency Ranking