中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

39 records (took 0.027 seconds)

    KR20210032844A - Integrated circuit device and method of manufacturing the same
    1.
    发明专利
    KR20210032844A - Integrated circuit device and method of manufacturing the same 审中-公开

    公开(公告)号：KR20210032844A

    公开(公告)日：2021-03-25

    申请号：KR1020190114365A

    申请日：2019-09-17

    Applicant: 삼성전자주식회사

    Inventor： 김동우 ,  권혁우 ,  추성민 ,  최병덕

    IPC: H01L27/105 ,  H01L27/08

    CPC classification number: H01L27/1052 ,  H01L24/05 ,  H01L27/08 ,  H01L2924/10252 ,  H01L2924/10253 ,  H01L2924/14

    Abstract: 집적회로 소자는 기판 상에 형성된 하부 전극과, 상기 하부 전극의 주위에서 상기 하부 전극을 지지하는 상부 지지 구조물을 포함하고, 상기 상부 지지 구조물은 상기 하부 전극을 포위하며 상기 하부 전극이 관통하는 홀을 가지는 상부 지지 패턴과, 상기 홀 내에서 상기 상부 지지 패턴과 상기 하부 전극과의 사이에 개재되고 상기 기판에 가까워질수록 더 작은 폭을 가지는 상부 스페이서 지지 패턴을 포함한다. 집적회로 소자를 제조하기 위하여, 기판 상에 상부 지지 패턴을 포함하는 몰드 구조물 패턴을 형성하고, 상기 상부 지지 패턴의 측벽 및 상면을 덮는 상부 스페이서 지지막을 형성하고, 몰드 구조물 패턴에 형성된 복수의 홀 내부에 복수의 하부 전극을 형성하고, 상기 상부 스페이서 지지막의 일부를 제거하여 상기 상부 지지 패턴과 상기 복수의 하부 전극 각각의 사이에 개재된 복수의 상부 스페이서 지지 패턴을 형성한다.

    산화막 및 집적회로 소자와 이들의 제조 방법
    3.
    发明公开
    산화막 및 집적회로 소자와 이들의 제조 방법 审中-实审
    氧化膜集成电路器件及其形成方法

    公开(公告)号：KR1020160135913A

    公开(公告)日：2016-11-29

    申请号：KR1020150069350

    申请日：2015-05-19

    Applicant: 삼성전자주식회사

    Inventor： 이하영 ,  이준원 ,  김문준 ,  김홍근 ,  이종명 ,  최병덕

    IPC: H01L21/316 ,  H01L21/24 ,  H01L21/3205

    CPC classification number: H01L28/91 ,  H01L21/76801 ,  H01L21/76802 ,  H01L21/76828 ,  H01L23/5223 ,  H01L23/53295

    Abstract: 두께방향을따라연속적으로변화하는도판트농도구배를가지는도핑된몰드막을형성하고, 도핑된몰드막의일부를상기두께방향을따라식각하여홀을형성한다. 홀의내벽을따라연장되는전극을형성한다. 전극은절연패턴에형성된관통홀내에서절연패턴의측벽에접하는제1 외벽면과, 절연패턴의상면에접하고횡방향으로연장되는제2 외벽면과, 제2 외벽면을사이에두고제1 외벽면과이격되고절연패턴상에서기판과멀어지는방향으로연장되어있는제3 외벽면을가진다.

    Abstract translation: 掺杂的模具膜在掺杂的模具膜中形成掺杂剂浓度梯度，其厚度方向连续变化，并且在厚度方向上蚀刻一部分掺杂的模具膜以形成孔，从而沿着 孔的内壁。 如此形成的电极包括第一外壁表面，第二外壁表面和第三外壁表面，其中第一外壁表面与形成在通孔中的通孔中的基板上形成的绝缘图案的侧壁接触 绝缘图案; 所述第二外壁表面与所述绝缘图案的顶表面接触并沿横向方向延伸; 所述第三外壁表面与所述第一外壁表面间隔开，而所述第二外壁表面之间具有第二外壁表面; 并且第三外壁表面在远离基底的方向上在绝缘图案上延伸。

    반도체 장치의 제조 방법
    4.
    发明公开
    반도체 장치의 제조 방법 无效
    半导体器件制造方法

    公开(公告)号：KR1020110138921A

    公开(公告)日：2011-12-28

    申请号：KR1020100059099

    申请日：2010-06-22

    Applicant: 삼성전자주식회사

    Inventor： 배병재 ,  최병덕 ,  박정희 ,  김영국 ,  오진호

    IPC: H01L21/8247 ,  H01L27/115

    CPC classification number: H01L45/16 ,  G11C13/0004 ,  H01L27/2445 ,  H01L45/06 ,  H01L45/141 ,  H01L45/1683

    Abstract: PURPOSE: A fabricating method of a semiconductor device is provided to prevent the contact resistance distribution between a phase change material and an electrode by improving the interface property of the electrode. CONSTITUTION: In a fabricating method of a semiconductor device, a first mold film(120) is formed on a semiconductor substrate(110). A first opening part(121) filling word lines(WL0,WL1) is formed in the first mold film. In said the first mold film, the first opening(121) crowding with the word line(WL0,WL1) is formed. A vertical cell diode(Dp) is formed on the word line. The vertical cell diode comprises a first semiconductor pattern(132) and a second semiconductor pattern(134). The first electrode(145) locates on the vertical cell diode. A phase change material pattern(211) is arranged in the first electrode.

    Abstract translation: 目的：提供一种半导体器件的制造方法，通过改善电极的界面性能来防止相变材料和电极之间的接触电阻分布。 构成：在半导体器件的制造方法中，在半导体衬底（110）上形成第一成型膜（120）。 在第一模具膜中形成填充字线（WL0，WL1）的第一开口部分（121）。 在第一模具薄膜中，形成了与字线（WL0，WL1）拥挤的第一开口（121）。 在字线上形成垂直单元二极管（Dp）。 垂直单元二极管包括第一半导体图案（132）和第二半导体图案（134）。 第一电极（145）位于垂直单元二极管上。 相变材料图案（211）布置在第一电极中。

    반도체 유동성 산화막 증착 공정의 수율 향상 방법
    5.
    发明公开
    반도체 유동성 산화막 증착 공정의 수율 향상 방법 无效
    改善半导体中氧化物存在沉积过程的方法

    公开(公告)号：KR1020020092683A

    公开(公告)日：2002-12-12

    申请号：KR1020010031458

    申请日：2001-06-05

    Applicant: 삼성전자주식회사

    Inventor： 정우찬 ,  전진호 ,  최병덕 ,  임전식 ,  이종승

    IPC: H01L21/20

    Abstract: PURPOSE: A method for improving a yield of a deposition process of a flowing oxide in a semiconductor is provided to improve productivity, prevent a loss of etching solution, and lengthen a lifetime of a motor by optimizing a back side cleaning time and a drying time of a wafer. CONSTITUTION: The seventh process(18) is a process for rising a back side of a wafer. A flowing oxide layer is deposited on a wafer by using a spin method. The eleventh process(22) is a process for drying the back side of the wafer. Each predetermined processing time is determined in the seventh process(18) and the eleventh process(22). In the seventh process(18), an injecting time of the etching solution is determined within 10 to 19 seconds and only a BR valve is in the opening state. In the eleventh process(22), the dry time is determined within 10 to 19 seconds and only a CR valve is in the opening state.

    Abstract translation: 目的：提供一种用于提高半导体中流动的氧化物的沉积过程的产率的方法，以通过优化背面清洁时间和干燥时间来提高生产率，防止蚀刻溶液的损失和延长电机的寿命 的晶片。 构成：第七工序（18）是使晶片背面上升的工序。 通过使用旋转方法将流动的氧化物层沉积在晶片上。 第十二工序（22）是干燥晶片的背面的工序。 在第七过程（18）和第十一处理（22）中确定每个预定的处理时间。 在第七工序（18）中，在10〜19秒内确定蚀刻溶液的注入时间，只有BR阀处于打开状态。 在第十一工序（22）中，干燥时间在10〜19秒内确定，只有CR阀处于打开状态。

    반도체장치 및 그의 제조 방법
    6.
    发明授权
    반도체장치 및 그의 제조 방법 失效
    半导体器件及其制造方法

    公开(公告)号：KR100352285B1

    公开(公告)日：2002-09-13

    申请号：KR1020020021154

    申请日：2002-04-18

    Applicant: 삼성전자주식회사

    Inventor： 전진호 ,  최병덕 ,  이종승 ,  서태욱

    IPC: H01L21/316

    Abstract: 절연막으로서비피에스지막을포함하는반도체장치및 그의제조방법이개시되어있다. 산소가스를사용하여산화성분위기를조성한다음테트라에틸오소실리케이트및 산소가스를사용하여제1 시드층을형성한다. 계속해서, 트리에틸보레이트, 테트라에틸오소실리케이트및 산소가스를사용하여붕소가첨가되는함량조절이가능한절연막의형성을위한제2 시드층을형성하고, 트리에틸보레이트, 트리에틸포스페이트, 테트라에틸오소실리케이트및 오존가스를사용하여비피에스지막을포함하는절연막을형성한다. 이에따라상기절연막은 5.25 내지 5.75 중량%의붕소및 2.75 내지 4.25 중량%의인이첨가된다. 따라서상기절연막은이전또는이후의공정특성에영향을받지않는다.

    가스 혼합부를 갖는 반도체 소자 제조 설비
    9.
    发明公开
    가스 혼합부를 갖는 반도체 소자 제조 설비 审中-实审
    具有气体混合部件的半导体器件的制造装置

    公开(公告)号：KR1020160147482A

    公开(公告)日：2016-12-23

    申请号：KR1020150084278

    申请日：2015-06-15

    Applicant: 삼성전자주식회사

    Inventor： 김동영 ,  최용순 ,  김홍근 ,  이종명 ,  최병덕

    IPC: H01L21/54 ,  H01L21/02

    CPC classification number: C23C16/45512 ,  C23C16/30 ,  C23C16/45561 ,  C23C16/45565 ,  H01J37/3244 ,  H01J37/32449

    Abstract: 가스공급부, 및반응챔버를포함하고, 상기가스공급부는상부가스혼합부, 상기상부가스혼합부의아래에배치된중간가스혼합부, 상기중간가스혼합부의아래에배치된하부가스혼합부, 상기상부가스혼합부의상부에배치되어상기상부가스혼합부내에제1 가스를공급하는제1 가스공급관, 상기상부가스혼합부의측면의상단부에배치되어상기상부가스혼합부내에제2 가스를공급하는제2 가스공급관, 및상기중간가스혼합부의측면상에배치되어상기중간가스혼합부내에제3 가스를공급하는제3 가스공급관을포함하는반도체소자제조설비가설명된다.

    Abstract translation: 一种用于制造具有气体混合器的半导体器件的装置包括气体供应和反应室，并且气体供应包括上部气体混合器，设置在上部气体混合器下方的中间气体混合器，设置在中间气体混合器下方的下部气体混合器 第一气体供给管，其设置在上部气体混合器的上部，并向第一气体混合器供给第一气体;第二气体供给管，其设置在上部气体的侧面的上端部; 混合器并将第二气体供应到上部气体混合器，以及第三气体供应管，其设置在中间混合气体的侧表面上并将第三气体供应到中间气体混合器。

Patent Agency Ranking