公开(公告)号：KR101781620B1

公开(公告)日：2017-09-25

申请号：KR1020100085650

申请日：2010-09-01

Applicant: 삼성전자주식회사

Inventor： 이혜란 ,  현상진 ,  신유균 ,  박홍배 ,  이후용 ,  홍형석

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L27/092 ,  H01L21/28088 ,  H01L21/823842 ,  H01L29/161 ,  H01L29/4236 ,  H01L29/42364 ,  H01L29/42376 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545

Abstract: 본발명은서로다른종류의금속층으로이루어진모오스트랜지스터의제조방법을개시한다. 그의방법은, 제 1 활성영역과제 2 활성영역을갖는기판을제공하는단계와, 상기제 1 활성영역과상기제 2 활성영역상에더미게이트스택들을형성하는단계와, 상기더미게이트스택들양측의상기제 1 활성영역과상기제 2 활성영역내에소스/드레인영역들을형성하는단계와, 상기소스/드레인영역들상에몰드절연막을형성하는단계와, 상기더미게이트스택들을제거하여상기제 1 활성영역에제 1 트렌치를형성하고, 상기제 2 활성영역에제 2 트렌치를형성하는단계와, 상기제 1 트렌치와제 2 트렌치를포함하는상기기판의전면에게이트절연막을형성하는단계와, 상기 1 트렌치와제 2 트렌치의하부에제 1 금속패턴들을형성하는단계와, 상기제 2 트렌치내의상기제 1 금속패턴을제거하는단계와, 상기제 1 트렌치와상기제 2 트렌치내에제 2 금속층을형성하여상기제 1 활성영역상에제 1 게이트전극과, 상기제 2 활성영역상에제 2 게이트전극을형성하는단계를포함할수 있다.

Abstract translation: 本发明公开了一种制造由不同种类的金属层制成的MOS晶体管的方法。 该方法包括提供具有第一有源区任务2有源区的衬底，在第一有源区和第二有源区上形成伪栅叠层， 在第一有源区域和第二有源区域中形成源极/漏极区域，在源极/漏极区域上形成模具绝缘层，去除伪栅极堆叠以形成第一有源区域 在包括第一沟槽和第二沟槽的衬底的整个表面上形成栅绝缘膜;在第二有源区中形成第一沟槽和第二沟槽; 在第一沟槽和第二沟槽中形成第二金属层，以在第一沟槽中形成第二金属层并去除第二沟槽中的第一金属图案; 第一个活动区域 并且在第二有源区上形成第二栅电极。

公开(公告)号：KR101589440B1

公开(公告)日：2016-01-29

申请号：KR1020090010200

申请日：2009-02-09

Applicant: 삼성전자주식회사

Inventor： 나훈주 ,  신유균 ,  박홍배 ,  조학주 ,  홍석훈 ,  현상진 ,  홍형석

IPC: H01L21/336

CPC classification number: H01L21/823828 ,  H01L21/28185 ,  H01L21/28194 ,  H01L21/32133 ,  H01L21/324 ,  H01L21/823437 ,  H01L21/823842 ,  H01L21/823857 ,  H01L27/0922 ,  H01L29/51 ,  H01L29/517 ,  H01L29/518

Abstract: 본발명은듀얼게이트반도체장치의제조방법에관한것으로, 서로다른문턱전압을가지는소자들이각각형성될제1 영역및 제2 영역을가지는기판상에게이트절연막, 제1 캡핑(capping)층및 배리어(barrier)층을순차적으로형성하고, 제1 영역상에형성된제1 캡핑층과배리어층을제거하여제1 영역상에형성된게이트절연막을노출시키며, 제1 영역상에형성된게이트절연막과제2 영역상에형성된배리어층의상부에제2 캡핑층을형성하고, 제2 캡핑층이형성된기판을열처리하여, 제2 캡핑층및 제1 캡핑층에포함된물질들을각각제1 영역상에형성된게이트절연막및 제2 영역상에형성된게이트절연막으로확산시킨다.

公开(公告)号：KR1020130000206A

公开(公告)日：2013-01-02

申请号：KR1020110060773

申请日：2011-06-22

Applicant: 삼성전자주식회사

Inventor： 나훈주 ,  홍형석 ,  강상범 ,  현상진 ,  한정희 ,  이준희 ,  손혁준

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/4958 ,  H01L21/82345 ,  H01L21/823828 ,  H01L21/823842 ,  H01L21/823857 ,  H01L27/0922 ,  H01L27/0928 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/78 ,  H01L29/66712

Abstract: PURPOSE: A method for manufacturing a semiconductor device using an etching stop insulating layer is provided to secure a sufficient etching margin. CONSTITUTION: An inter-layer insulating film including a first and a second trench is formed(S20). A gate insulating layer is formed along the upper side of the inter-layer insulating film, a lateral and a bottom surface of the first trench and a lateral and a bottom surface of a second trench(S30). An etching stop insulating layer is formed on the gate insulating layer(S40). A first metal layer is formed in order to bury the first and the second trench(S50). The first metal layer is removed by using the etching stop insulating layer as an etch stopping layer(S60). [Reference numerals] (S10) Providing a board defined in a first and a second area; (S20) Forming a layer insulating film including a first and a second trench individually formed at a first and a second area; (S30) Forming a gate insulating film; (S40) Forming an etching stop insulating film; (S50) Forming a first metal film in order to bury a first and a second trench; (S60) Removing a first metal film of a first area by using an etching stop insulating film as an etching stop film

Abstract translation: 目的：提供一种使用蚀刻停止绝缘层制造半导体器件的方法，以确保足够的蚀刻余量。 构成：形成包括第一沟槽和第二沟槽的层间绝缘膜（S20）。 沿着层间绝缘膜的上侧，第一沟槽的侧面和底面以及第二沟槽的侧面和底面形成栅极绝缘层（S30）。 在栅极绝缘层上形成蚀刻停止绝缘层（S40）。 形成第一金属层以便掩埋第一和第二沟槽（S50）。 通过使用蚀刻停止绝缘层作为蚀刻停止层来去除第一金属层（S60）。 （附图标记）（S10）提供在第一和第二区域中限定的板; （S20）形成包括在第一和第二区域单独形成的第一和第二沟槽的层间绝缘膜; （S30）形成栅极绝缘膜; （S40）形成蚀刻停止绝缘膜; （S50）形成第一金属膜以埋设第一和第二沟槽; （S60）通过使用蚀刻停止绝缘膜作为蚀刻停止膜来去除第一区域的第一金属膜

公开(公告)号：KR1020120088058A

公开(公告)日：2012-08-08

申请号：KR1020100113350

申请日：2010-11-15

Applicant: 삼성전자주식회사

Inventor： 박홍배 ,  현상진 ,  이후용 ,  나훈주 ,  한정희 ,  이혜란 ,  홍형석

IPC: H01L21/8238 ,  H01L21/28 ,  H01L29/51 ,  H01L29/66 ,  H01L29/49

CPC classification number: H01L21/823842 ,  H01L21/28185 ,  H01L21/28202 ,  H01L29/495 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66545

Abstract: PURPOSE: A method for manufacturing a semiconductor device using a metal aluminum nitride is provided to easily secure the space for subsequent processes within a trench by controlling the composition ratio of a film using one film. CONSTITUTION: A substrate(2) includes a first area(I) and a second area(II). An interlayer insulating film(3) including a first trench(8) and a second trench(9) is formed on the substrate. A first gate insulating film(201) is formed on the upper surface of the interlayer insulating film. A work function controlling film(203) is formed on the first gate insulating film. A first metal gate electrode is formed to fill the first trench. A second metal gate electrode is formed to fill the second trench.

Abstract translation: 目的：提供一种使用金属氮化铝制造半导体器件的方法，通过使用一个膜控制膜的组成比来容易地确保沟槽内后续处理的空间。 构成：衬底（2）包括第一区域（I）和第二区域（II）。 在衬底上形成包括第一沟槽（8）和第二沟槽（9）的层间绝缘膜（3）。 第一栅绝缘膜（201）形成在层间绝缘膜的上表面上。 工件功能控制膜（203）形成在第一栅极绝缘膜上。 形成第一金属栅电极以填充第一沟槽。 形成第二金属栅电极以填充第二沟槽。

公开(公告)号：KR101850703B1

公开(公告)日：2018-04-23

申请号：KR1020110088014

申请日：2011-08-31

Applicant: 삼성전자주식회사

Inventor： 홍형석 ,  현상진 ,  박홍배 ,  나훈주 ,  이혜란

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/823437 ,  H01L21/28008 ,  H01L21/823431 ,  H01L21/845 ,  H01L27/1211 ,  H01L29/66795

Abstract: 반도체장치의게이트메탈제조방법이제공된다. 반도체장치의게이트메탈제조방법은기판, 및기판의상면으로부터돌출되고, 기판과일체로형성된제1 및제2 액티브핀을제공하고, 제1 및제2 액티브핀 상에제1 일함수(work function)를갖는제1 게이트메탈을형성하고, 제1 액티브핀 상의제1 게이트메탈은노출하고, 상기제2 액티브핀 상의제1 게이트메탈은덮는제1 마스크막을형성하고, 제1 불순물을도핑하는제1 등방성도핑(isotropic doping)을수행하여, 제1 액티브핀 상의제1 게이트메탈을제1 일함수와다른제2 일함수를갖는제2 게이트메탈로형성하는것을포함한다.

公开(公告)号：KR101675373B1

公开(公告)日：2016-11-11

申请号：KR1020100026431

申请日：2010-03-24

Applicant: 삼성전자주식회사

Inventor： 나훈주 ,  현상진 ,  신유균 ,  박홍배 ,  홍석훈 ,  이혜란 ,  홍형석

IPC: H01L21/8238 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/823842 ,  H01L29/66545

Abstract: 반도체소자및 그제조방법이제공된다. 이방법에따르면, 서로이격된제1 영역및 제2 영역을포함하는기판이준비되고, 상기제1 영역및 제2 영역내에각각배치된제1 및제2 개구부들을갖는층간절연막이상기기판상에형성되고, 상기제1 및제2 개구부들을채우는제1 도전막이형성되고, 상기제1 도전막을식각하여, 상기제1 개구부의바닥면이노출되고, 상기제2 개구부내에상기제1 도전막의일부가잔존되고, 상기제2 개구부의비어있는윗 영역및 상기제1 개구부를채우는제2 도전막이형성된다.

Abstract translation: 提供了一种半导体器件及其制造方法。 根据该方法，制备包括彼此间隔开的第一区域和第二区域的衬底，并且具有分别布置在第一区域和第二区域中的第一开口和第二开口的层间绝缘膜形成在器件板上 形成填充第一开口和第二开口的第一导电膜，并且蚀刻第一导电膜以暴露第一开口的底表面并且第一导电膜的一部分保留在第二开口中， 形成填充第二开口和第一开口的空的上部区域的第二导电膜。

公开(公告)号：KR1020120128531A

公开(公告)日：2012-11-27

申请号：KR1020110088014

申请日：2011-08-31

Applicant: 삼성전자주식회사

Inventor： 홍형석 ,  현상진 ,  박홍배 ,  나훈주 ,  이혜란

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/823437 ,  H01L21/28008 ,  H01L21/823431 ,  H01L21/845 ,  H01L27/1211 ,  H01L29/66795 ,  H01L29/42316 ,  H01L29/41791 ,  H01L29/785

Abstract: PURPOSE: A semiconductor device and a fabrication method thereof are provided to obtain gate metal of a desired work function by performing a first isotropic doping process for a first gate surface with conformal impurity. CONSTITUTION: A substrate and a first and second active pin are provided(S100). A first gate metal of a first work function is formed on the first and second active pin(S130). A first mask film is formed(S140). The first mask film exposes the first gate metal of the first active pin. The first mask film covers the first gate metal of the second active pin. A first conformal doping process of first impurity is performed(S150). [Reference numerals] (AA) Start; (BB) End; (S100) Providing a substrate and first and second active pins; (S110) Forming source and drain regions; (S120) Forming a gate insulating layer; (S130) Forming a first gate metal; (S140) Forming a first mask film; (S150) Performing a first conformal doping process

Abstract translation: 目的：提供半导体器件及其制造方法以通过对具有保形杂质的第一栅极表面进行第一各向同性掺杂工艺来获得所需功函数的栅极金属。 构成：提供基板和第一和第二有源引脚（S100）。 第一功能功能的第一栅极金属形成在第一和第二有源引脚（S130）上。 形成第一掩模膜（S140）。 第一掩模膜暴露第一有效引脚的第一栅极金属。 第一掩模膜覆盖第二有源引脚的第一栅极金属。 执行第一杂质的第一共形掺杂工艺（S150）。 （附图标记）（AA）开始; （BB）结束; （S100）提供基板和第一和第二有源引脚; （S110）形成源区和漏区; （S120）形成栅极绝缘层; （S130）形成第一栅极金属; （S140）形成第一掩模膜; （S150）进行第一共形掺杂工艺

公开(公告)号：KR1020110100480A

公开(公告)日：2011-09-14

申请号：KR1020100019502

申请日：2010-03-04

Applicant: 삼성전자주식회사

Inventor： 이효산 ,  윤보언 ,  이근택 ,  조학주 ,  현상진 ,  나훈주 ,  홍형석

IPC: C09K13/08

CPC classification number: H01L21/28

Abstract: 고유전막과 식각 선택비를 가지고, 상기 고유전막의 조성을 변화시켜 문턱전압을 조절하는 캡핑막을 식각 대상막으로 하는 식각액은 0.01에서 3wt％의 산, 10wt％에서 40wt％의 불화염 및 용매를 포함한다. 상기 식각액을 사용하면, 고유전막의 데미지가 거의 발생되지 않아 우수한 특성의 고유전막을 형성할 수 있다.

公开(公告)号：KR1020110056120A

公开(公告)日：2011-05-26

申请号：KR1020090112810

申请日：2009-11-20

Applicant: 삼성전자주식회사

Inventor： 박홍배 ,  홍석훈 ,  현상진 ,  나훈주 ,  이혜란 ,  홍형석

IPC: H01L29/78 ,  H01L21/8238

CPC classification number: H01L21/823842 ,  H01L27/092 ,  H01L29/4966 ,  H01L29/66545 ,  H01L29/7833 ,  H01L21/8238

Abstract: PURPOSE: A complementary metal oxide semiconductor device having a metal gate stack structure is provided to prevent damage to a high dielectric layer in a manufacturing process by including a barrier metal gate including a metal oxide nitride layer. CONSTITUTION: In a complementary metal oxide semiconductor device having a metal gate stack structure, a semiconductor substrate(100) comprises an NMOS region(201) and a PMOS region(202). The NMOS region and PMOS region are separated by an element separation layer. An NMOS metal gate stack structure(310) and a PMOS metal gate stack structure(330) are formed in an NMOS region and a PMOS region respectively. The NMOS metal gate stack structure includes a first dielectric layer(116), a first lower barrier metal gate(118), and a first upper barrier metal gate(160). The PMOS metal gate stack structure includes a second dielectric layer(120), a second lower barrier metal gate(120), and a second upper barrier metal gate(160).

Abstract translation: 目的：提供一种具有金属栅堆叠结构的互补金属氧化物半导体器件，以通过包括包括金属氧化物氮化物层的势垒金属栅极在制造过程中防止对高介电层的损坏。 构成：在具有金属栅堆叠结构的互补金属氧化物半导体器件中，半导体衬底（100）包括NMOS区（201）和PMOS区（202）。 NMOS区域和PMOS区域被元件分离层隔开。 分别在NMOS区域和PMOS区域中形成NMOS金属栅极堆叠结构（310）和PMOS金属栅极堆叠结构（330）。 NMOS金属栅极堆叠结构包括第一介电层（116），第一下阻挡金属栅极（118）和第一上阻挡金属栅极（160）。 PMOS金属栅极堆叠结构包括第二介电层（120），第二下阻挡金属栅极（120）和第二上阻挡金属栅极（160）。

公开(公告)号：KR1020100043486A

公开(公告)日：2010-04-29

申请号：KR1020080102538

申请日：2008-10-20

Applicant: 삼성전자주식회사

Inventor： 현상진 ,  신유균 ,  조학주 ,  홍형석

IPC: H01L21/336

CPC classification number: H01L21/28185 ,  H01L21/31155 ,  H01L21/3143 ,  H01L21/31612 ,  H01L21/31645 ,  H01L21/3185 ,  H01L21/823462 ,  H01L21/823857 ,  H01L29/513 ,  H01L29/517

Abstract: PURPOSE: A semiconductor device and a method for manufacturing the same are provided to form layers with different physical and/or electrical properties without forming an additional layer. CONSTITUTION: A gate dielectric layer(145) including a plurality of elements is formed on a substrate(110). A specific element is supplied to the gate dielectric layer. A product is formed by reacting the specific element and one element from the elements of the gate dielectric layer. The product is removed.

Abstract translation: 目的：提供半导体器件及其制造方法，以形成具有不同物理和/或电学性质的层，而不形成附加层。 构成：在衬底（110）上形成包括多个元件的栅介质层（145）。 特定元件被提供给栅极电介质层。 通过使特定元素和来自栅极介电层的元素的一种元素反应形成产物。 产品被取出。