-
公开(公告)号：WO2023022453A1
公开(公告)日：2023-02-23
申请号：PCT/KR2022/012138
申请日：2022-08-12
Applicant: 성균관대학교산학협력단
IPC: G01R19/165 , G01R31/26 , G01R19/00 , G01R31/3181 , H01L29/78
Abstract: 본 발명의 일 실시예에 따른 스위칭 전하 측정장치는 게이트 산화물을 포함하는 트랜지스터의 게이트에 미리 정해진 주파수의 전압 펄스를 인가하는 전압 인가부, 전압 펄스에 응답하여, 트랜지스터의 웰(well)과 상기 트랜지스터의 소스(source)의 사이 및 트랜지스터의 웰과 드레인(drain)사이 중 적어도 어느 하나의 평균 직류 전류를 측정하는 SMU(source measure unit) 및 측정된 평균 직류 전류를 기초로 스위칭 전하를 계산하는 프로세서를 포함하며, 게이트 산화물은 강유전체를 포함할 수 있다.
-
公开(公告)号：KR101021479B1
公开(公告)日：2011-03-16
申请号：KR1020080127918
申请日：2008-12-16
Applicant: 성균관대학교산학협력단
IPC: G02F1/136 , H01L29/786
CPC classification number: H01L29/78606 , H01L27/3262 , H01L29/41733 , H01L29/66757
Abstract: 본 발명은 박막 트랜지스터, 그의 형성방법 및 박막 트랜지스터를 구비하는 평판 표시장치에 관한 것으로, 기판 상에 차례로 배치된 버퍼막 및 반도체막, 상기 반도체막 상에 차례로 배치된 절연패턴 및 게이트 전극패턴을 포함하는 게이트 패턴, 상기 게이트 패턴 하부의 반도체막을 채널영역으로 한정하고, 상기 게이트 패턴 외측의 상기 반도체막에 불순물이 주입되어 상기 채널영역의 양쪽 측면들과 연결된 소오스 및 드레인, 상기 게이트 패턴을 갖는 상기 기판 전면을 덮는 보호막, 상기 소오스 영역 상에 배치된 상기 보호막의 일영역 및 상기 일영역 하부의 상기 소오스를 관통하여 상기 소오스와 전기적으로 연결된 제1금속전극 및 상기 드레인 영역 상에 배치된 상기 보호막의 일영역 및 상기 일영역 하부의 상기 드레인을 관통하여 상기 드레인과 전기적으로 연결된 제2금속전극을 포함한다.
상기와 같은 박막 트랜지스터, 그의 형성방법 및 박막 트랜지스터를 구비하는 평판 표시장치에 의해, 소오스와 드레인 영역에 금속을 침투시켜 박막 트랜지스터의 구동 시에 전류를 분산시킴으로써 전하의 이동도, 박막 트랜지스터의 수명 및 성능을 향상시킬 수 있다.
박막 트랜지스터, TFT, 평판 표시장치, 유기발광 다이오드-
3.发明公开플라즈마 증착 기술을 이용한 나노결정 실리콘막 구조체, 그의 형성방법, 나노결정 실리콘막 구조체를 구비하는 비휘발성 메모리 소자 및 그의 형성방법 失效使用等离子体沉积技术的纳米晶体层，其方法，具有纳米晶体层的非易失性存储器件及其相关方法
公开(公告)号：KR1020100069790A
公开(公告)日：2010-06-25
申请号：KR1020080128316
申请日：2008-12-17
Applicant: 성균관대학교산학협력단
IPC: H01L21/205 , H01L27/115 , B82Y10/00
CPC classification number: H01L21/02532 , H01L21/02436 , H01L21/02595 , H01L21/0262 , H01L21/28282 , H01L29/04 , H01L29/6675 , H01L29/66833 , H01L29/7881 , H01L29/792 , B82Y10/00
Abstract: PURPOSE: A nano-crystal silicon layers using plasma deposition technology, a nonvolatile memory device, and forming methods thereof are provided to directly deposit a nano crystal silicon film on a glass substrate. CONSTITUTION: A buffer layer(23) is formed on a substrate(21). A nano crystal silicon layer(25) is formed using plasma deposition technology using gas containing hydrogen and silicon on the buffer layer.
Abstract translation: 目的：提供使用等离子体沉积技术的纳米晶硅层，非易失性存储器件及其形成方法，以将玻璃衬底上的纳米晶硅膜直接沉积。 构成：在衬底（21）上形成缓冲层（23）。 使用在缓冲层上含有氢和硅的气体的等离子体沉积技术形成纳米晶体硅层（25）。
-
4.发明公开플라즈마 증착 기술을 이용한 나노결정 실리콘막 구조체, 그의 형성방법, 나노결정 실리콘막 구조체를 구비하는 비휘발성 메모리 소자 및 그의 형성방법 有权使用等离子体沉积技术的纳米晶体层，其方法，具有纳米晶体层的非易失性存储器件及其相关方法
公开(公告)号：KR1020100069791A
公开(公告)日：2010-06-25
申请号：KR1020080128318
申请日：2008-12-17
Applicant: 성균관대학교산학협력단
IPC: H01L21/8247 , H01L21/205
Abstract: PURPOSE: A nano crystal silicon layer structure using plasma deposition technology, a nonvolatile memory device including the same, and forming methods thereof are provided to reduce manufacturing processes of the nonvolatile memory device by directly depositing the nano crystal silicon layer on the glass substrate. CONSTITUTION: A gate electrode(55) is formed on a substrate(51). A multilayer insulation layer(63) is formed on a gate electrode. A first nano crystal silicon layer(65) is formed on the multilayer insulation layer using plasma deposition technology using gas containing hydrogen and silicon on the multilayer insulation layer. A metal electrode layer is formed on the first nano crystal silicon layer. A source electrode(69) and a drain electrode(71) are formed by patterning a metal electrode layer.
Abstract translation: 目的：提供使用等离子体沉积技术的纳米晶体硅层结构，包括其的非易失性存储器件及其形成方法，以通过将纳米晶硅层直接沉积在玻璃衬底上来减少非易失性存储器件的制造工艺。 构成：在基板（51）上形成栅电极（55）。 在栅电极上形成多层绝缘层（63）。 使用在多层绝缘层上使用含有氢和硅的气体的等离子体沉积技术，在多层绝缘层上形成第一纳米晶体硅层（65）。 金属电极层形成在第一纳米晶硅层上。 通过图案化金属电极层来形成源电极（69）和漏电极（71）。
-
Patent Agency Ranking
公开(公告)号：KR1020120088145A
公开(公告)日：2012-08-08
申请号：KR1020110009284
申请日：2011-01-31
Applicant: 성균관대학교산학협력단
IPC: H01L29/786 , G02F1/136
CPC classification number: H01L29/78606 , H01L27/1248
Abstract: PURPOSE: A passivation structure with a multilayer film and a thin film transistor including the same are provided to effectively block external contamination, oxygen and the moisture by using the multilayer film passivation structure. CONSTITUTION: A gate electrode(2) is formed on the upper part of a substrate(1) by depositing metal materials. An insulating layer(3) is deposited on the upper part of the gate electrode by a PECVD(Plasma Enhanced Chemical Vapor Deposition) process. A channel layer(4) is formed on the central part of the insulating layer. A source electrode(5a) is deposited on one side of the channel layer by an evaporation method. A multilayer film passivation(6) is deposited on the upper part of the channel layer, the source electrode and a drain electrode(5b).
Abstract translation: 目的：提供具有多层膜的钝化结构和包括其的薄膜晶体管，以通过使用多层膜钝化结构来有效地阻挡外部污染，氧气和水分。 构成：通过沉积金属材料在基板（1）的上部形成栅电极（2）。 通过PECVD（等离子体增强化学气相沉积）工艺在栅电极的上部沉积绝缘层（3）。 沟道层（4）形成在绝缘层的中心部分上。 源电极（5a）通过蒸发法沉积在沟道层的一侧上。 在沟道层的上部，源电极和漏极（5b）上沉积多层膜钝化（6）。
-
6.发明授权플라즈마 증착 기술을 이용한 나노결정 실리콘막 구조체, 그의 형성방법, 나노결정 실리콘막 구조체를 구비하는 비휘발성 메모리 소자 및 그의 형성방법 有权使用等离子体沉积技术的纳米晶硅层，其方法，具有纳米晶硅层的非易失性存储器件及其方法
公开(公告)号：KR101135422B1
公开(公告)日：2012-04-13
申请号：KR1020080128318
申请日：2008-12-17
Applicant: 성균관대학교산학협력단
IPC: H01L21/8247 , H01L21/205
Abstract: PURPOSE: A nano crystal silicon layer structure using plasma deposition technology, a nonvolatile memory device including the same, and forming methods thereof are provided to reduce manufacturing processes of the nonvolatile memory device by directly depositing the nano crystal silicon layer on the glass substrate. CONSTITUTION: A gate electrode(55) is formed on a substrate(51). A multilayer insulation layer(63) is formed on a gate electrode. A first nano crystal silicon layer(65) is formed on the multilayer insulation layer using plasma deposition technology using gas containing hydrogen and silicon on the multilayer insulation layer. A metal electrode layer is formed on the first nano crystal silicon layer. A source electrode(69) and a drain electrode(71) are formed by patterning a metal electrode layer.
-
公开(公告)号：KR101062998B1
公开(公告)日：2011-09-07
申请号：KR1020080128316
申请日：2008-12-17
Applicant: 성균관대학교산학협력단
IPC: H01L21/205 , H01L27/115 , B82Y10/00
CPC classification number: H01L21/02532 , H01L21/02436 , H01L21/02595 , H01L21/0262 , H01L21/28282 , H01L29/04 , H01L29/6675 , H01L29/66833 , H01L29/7881 , H01L29/792
Abstract: 본 발명은 플라즈마 증착 기술을 이용한 나노결정 실리콘막 구조체, 그의 형성방법, 나노결정 실리콘막 구조체를 구비하는 비휘발성 메모리 소자 및 그의 형성방법에 관한 것으로, 나노결정 실리콘막 구조체의 형성방법에 있어서, 기판 상에 버퍼막을 형성하는 단계 및 상기 버퍼막 상에 실리콘과 수소의 각각을 함유하는 가스를 이용한 플라즈마 증착 기술로 나노결정 실리콘막을 형성하는 단계를 포함한다.
상기와 같은 플라즈마 증착 기술을 이용한 나노결정 실리콘막 구조체, 그의 형성방법, 나노결정 실리콘막 구조체를 구비하는 비휘발성 메모리 소자 및 그의 형성방법에 의해, 종래기술에서와 같은 후처리 공정을 수행하지 않고 플라즈마 기상 증착법으로 유리기판 상에 나노결정 실리콘막을 직접 증착함으로써 비휘발성 메모리 소자의 제조공정을 줄여 제조단가를 낮출 수 있다.
비휘발성 메모리 소자, 나노결정, 실리콘, 플라즈마, 평판형 디스플레이-
公开(公告)号：KR1020100069270A
公开(公告)日：2010-06-24
申请号：KR1020080127918
申请日：2008-12-16
Applicant: 성균관대학교산학협력단
IPC: G02F1/136 , H01L29/786
CPC classification number: H01L29/78606 , H01L27/3262 , H01L29/41733 , H01L29/66757 , H01L29/78618
Abstract: PURPOSE: A thin film transistor, a method for forming the same, and a flat panel display device with the same are provided to prevent loss of a drain area, thereby improving lifetime and performance. CONSTITUTION: A buffer layer(13), a preliminary channel area, an insulating layer, and a gate electrode layer are successively formed on a substrate(11). The gate electrode layer and the insulating layer are patterned successively so that a gate pattern(22) is formed. Impurity is doped in the exposed preliminary channel area to define a channel area(15). A protection layer(27) is formed on the front side of the substrate with source and drain areas. The first contact hole(29) and the second contact hole(31) exposing the buffer layer are formed.
Abstract translation: 目的：提供一种薄膜晶体管，其形成方法和具有该薄膜晶体管的平板显示装置，以防止漏区的损失，从而提高寿命和性能。 构成：在衬底（11）上依次形成缓冲层（13），初步沟道区，绝缘层和栅极电极层。 栅极电极层和绝缘层依次图案化，形成栅极图案（22）。 掺杂在暴露的初步通道区域中以限定通道区域（15）。 在源极和漏极区域的衬底的正面上形成保护层（27）。 形成露出缓冲层的第一接触孔（29）和第二接触孔（31）。
-
公开(公告)号：KR101278046B1
公开(公告)日：2013-06-27
申请号：KR1020120030126
申请日：2012-03-23
Applicant: 주식회사 엘아이에스 , 성균관대학교산학협력단
Abstract: PURPOSE: A laser drilling hole inspecting method is provided to prevent the contact failure of a flexible PCB(Printed Circuit Board) and to improve reliability with respect to a quality of the PCB. CONSTITUTION: A laser drilling hole inspecting method comprises: a step(110) of acquiring images of a first hole formed on the top surface of a second copper foil layer; a step(120) of acquiring images of a second hole formed on the underside of an insulating layer; a step(151) of calculating the diameter of the first hole based on the images thereof, the diameter of the second hole based on the images thereof, and an inclined angle of a drilling hole by using the diameter of the first hole, the diameter of the second hole, the thickness of the second copper foil layer and the insulating layer; and a step(152) of determining whether the treatment of the drilling hole is good or not by comparing the calculated inclined angle and a reference inclined angle set in advance for a criteria of a quality. [Reference numerals] (110) First acquisition step; (120) Second acquisition step; (130) Focusing adjustment step; (140) Conversion step; (151) Angle calculation step; (152) First discrimination step; (161) Circularity calculation step; (162) Second discrimination step; (171) Area ratio calculation step; (172) Third discrimination step
Abstract translation: 目的：提供激光钻孔检查方法，以防止柔性PCB（印刷电路板）的接触故障，并提高对PCB质量的可靠性。 构成：激光钻孔检查方法包括：步骤（110），获取形成在第二铜箔层的顶表面上的第一孔的图像; 获取形成在绝缘层的下侧上的第二孔的图像的步骤（120）; 基于图像计算第一孔的直径的步骤（151），基于图像的第二孔的直径和通过使用第一孔的直径的钻孔的倾斜角度，直径 的第二孔，第二铜箔层和绝缘层的厚度; 以及步骤（152），通过将所计算的倾斜角和对于质量的标准预先设定的参考倾斜角度进行比较来确定钻孔的处理是否良好。 （附图标记）（110）第一获取步骤; （120）第二收购步骤; （130）聚焦调整步骤; （140）转换步骤; （151）角度计算步骤; （152）第一判别步骤; （161）圆度计算步骤; （162）第二判断步骤; （171）面积比计算步骤; （172）第三判断步骤
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.02 seconds)
