公开(公告)号：KR101081479B1

公开(公告)日：2011-11-08

申请号：KR1020100091776

申请日：2010-09-17

Applicant: 성균관대학교산학협력단

Inventor： 이준신 ,  정호균 ,  정성욱 ,  장경수 ,  이원백 ,  백일호

IPC: H01L29/786 ,  G02F1/136

CPC classification number: H01L29/66757 ,  H01L21/28556 ,  H01L29/458

Abstract: PURPOSE: A method for manufacturing a silicon thin film transistor using a low temperature process is provided to reduce manufacturing costs by simplifying a crystallization process using a laser and a doping process. CONSTITUTION: A buffer layer(110) is formed on a substrate. An n type or p type micro crystal silicon thin film is deposited on the buffer layer. A source electrode or drain electrode is formed by patterning the n type or p type micro crystal silicon thin film. An active layer is formed on the source electrode or drain electrode. An insulation layer and a metal electrode(150) are formed on the active layer. A gate electrode(160) is formed by patterning the active layer, the insulation layer, and the metal electrode on the substrate. The n type or p type micro crystal silicon thin film is formed by a low temperature chemical vapor deposition process.

Abstract translation: 目的：提供使用低温工艺制造硅薄膜晶体管的方法，通过简化使用激光和掺杂工艺的结晶过程来降低制造成本。 构成：在衬底上形成缓冲层（110）。 n型或p型微晶硅薄膜沉积在缓冲层上。 通过图案化n型或p型微晶硅薄膜形成源电极或漏电极。 在源电极或漏电极上形成有源层。 绝缘层和金属电极（150）形成在有源层上。 栅极电极（160）通过在基板上构图有源层，绝缘层和金属电极而形成。 n型或p型微晶硅薄膜是通过低温化学气相沉积工艺形成的。

公开(公告)号：KR1020090083186A

公开(公告)日：2009-08-03

申请号：KR1020080009195

申请日：2008-01-29

Applicant: 성균관대학교산학협력단

Inventor： 이준신 ,  정성욱 ,  김재홍 ,  손혁주 ,  조재현

IPC: H01L21/20 ,  H01L21/324

CPC classification number: H01L21/02532 ,  H01L21/0245 ,  H01L21/02592 ,  H01L21/28568 ,  H01L21/324

Abstract: A crystallization method of amorphous silicon thin film is provided to control the diffusion rate of the nickel and the deformation and damage of substrate by crystallizing an amorphous silicon thin film in room temperature. The buffer layer is formed on the substrate(S101). The amorphous silicon thin film is formed on the buffer layer(S102). The assistant thin film is formed in the amorphous silicon thin film(S103). The metal-containing solution is provided on the assistant thin film and metal is coated on the assistant thin film(S104). The substrate in which metal is coated by the thermal process(S105). The metal coating and assistant thin film are removed(S106). The metal solution is the solution containing the nickel. The assistant thin film is the nitride thin film.

Abstract translation: 提供非晶硅薄膜的结晶方法，通过在室温下结晶非晶硅薄膜来控制镍的扩散速率和衬底的变形和损伤。 缓冲层形成在基板上（S101）。 在缓冲层上形成非晶硅薄膜（S102）。 辅助薄膜形成在非晶硅薄膜中（S103）。 在辅助薄膜上设置含金属溶液，在辅助薄膜上涂覆金属（S104）。 通过热处理涂覆金属的基板（S105）。 去除金属涂层和辅助薄膜（S106）。 金属溶液是含有镍的溶液。 辅助薄膜是氮化物薄膜。

公开(公告)号：KR100806846B1

公开(公告)日：2008-02-22

申请号：KR1020070005608

申请日：2007-01-18

Applicant: 성균관대학교산학협력단

Inventor： 이준신 ,  황성현 ,  정성욱 ,  박형준 ,  이정인

IPC: H01L21/324

CPC classification number: H01L21/324 ,  H01L21/02532 ,  H01L21/02628 ,  H01L21/02667

Abstract: A method for crystallizing an amorphous silicon thin film is provided to coat the silicon thin film with metal particles by immersing a substrate with the amorphous silicon thin film into a metal solution. A metal solution containing a catalytic metal is prepared, and then a substrate(101) deposited with an amorphous silicon thin film(103) is coated with the metal solution. Heat treatment is performed on the coated substrate to crystallize the amorphous silicon thin film. The metal solution further contains a solvent material for melting the catalytic material, and an adhesive material for bonding the catalytic material to the substrate. The metal solution comprises (NiCl2)4H2, (Na8C6H5O7)2H2O, NH4Cl, (NaH2PO2)2H2O, ammonia water and deionized water.

Abstract translation: 提供了一种使非晶硅薄膜结晶的方法，通过将具有非晶硅薄膜的衬底浸入金属溶液中，用金属颗粒涂覆硅薄膜。 制备含有催化金属的金属溶液，然后用金属溶液涂覆沉积有非晶硅薄膜（103）的基板（101）。 在涂覆的基材上进行热处理以使非晶硅薄膜结晶。 金属溶液还含有用于熔化催化材料的溶剂材料和用于将催化材料粘合到基材上的粘合剂材料。 金属溶液包含（NiCl2）4H2，（Na8C6H5O7）2H2O，NH4Cl，（NaH2PO2）2H2O，氨水和去离子水。

公开(公告)号：KR100789988B1

公开(公告)日：2008-01-02

申请号：KR1020060049286

申请日：2006-06-01

Applicant: 성균관대학교산학협력단

Inventor： 이준신 ,  정성욱 ,  황성현

IPC: H01L21/3065 ,  H01L21/8247 ,  B82Y40/00

Abstract: RF 플라즈마 반응관 내에 식각가스를 혼합하고 RF 입력파워의 조절을 통하여 플라즈마를 발생시켜 반응성 이온 식각 방법으로 실리콘 기판 표면을 건식 식각하여 10 ~ 30nm의 나노 구조를 형성하고, 형성된 나노 구조를 통하여 플로팅 게이트 메모리의 양자점과의 접촉면을 증가시기 위한 방법이다. 본 발명은, 폴리스타일렌(PS)-
b -폴리메틸메타크릴레이트(PMMA)가 나노 마스트로써 증착된 실리콘 기판의 식각을 위하여 불화유황(SF6) 가스를 주입하고, RF 플라즈마 반응관 내부에 인가되는 RF 전력을 7~10W로 조정함으로서 조정된 플라즈마를 통하여 상기 실리콘 기판을 나노 구조 형태로 건식 식각하는 것이다. 본 발명은 건식 식각 기술을 통하여 폴리스타일렌(PS)-
b -폴리메틸메탈크릴레이트(PMMA)가 나노 마스크로써 증착된 실리콘 기판 표면을 나노 구조의 형태로 만들 수 있으며, 이를 이용하여 기존 차세대 플래시 메모리 중 하나인 부유 게이트 메모리에서 양자점의 밀도를 증가시켜 효율적인 데이터 읽기와 쓰기가 가능하다.

公开(公告)号：KR101021479B1

公开(公告)日：2011-03-16

申请号：KR1020080127918

申请日：2008-12-16

Applicant: 성균관대학교산학협력단

Inventor： 최병덕 ,  이준신 ,  정성욱 ,  장경수 ,  조재현

IPC: G02F1/136 ,  H01L29/786

CPC classification number: H01L29/78606 ,  H01L27/3262 ,  H01L29/41733 ,  H01L29/66757

Abstract: 본 발명은 박막 트랜지스터, 그의 형성방법 및 박막 트랜지스터를 구비하는 평판 표시장치에 관한 것으로, 기판 상에 차례로 배치된 버퍼막 및 반도체막, 상기 반도체막 상에 차례로 배치된 절연패턴 및 게이트 전극패턴을 포함하는 게이트 패턴, 상기 게이트 패턴 하부의 반도체막을 채널영역으로 한정하고, 상기 게이트 패턴 외측의 상기 반도체막에 불순물이 주입되어 상기 채널영역의 양쪽 측면들과 연결된 소오스 및 드레인, 상기 게이트 패턴을 갖는 상기 기판 전면을 덮는 보호막, 상기 소오스 영역 상에 배치된 상기 보호막의 일영역 및 상기 일영역 하부의 상기 소오스를 관통하여 상기 소오스와 전기적으로 연결된 제1금속전극 및 상기 드레인 영역 상에 배치된 상기 보호막의 일영역 및 상기 일영역 하부의 상기 드레인을 관통하여 상기 드레인과 전기적으로 연결된 제2금속전극을 포함한다.
상기와 같은 박막 트랜지스터, 그의 형성방법 및 박막 트랜지스터를 구비하는 평판 표시장치에 의해, 소오스와 드레인 영역에 금속을 침투시켜 박막 트랜지스터의 구동 시에 전류를 분산시킴으로써 전하의 이동도, 박막 트랜지스터의 수명 및 성능을 향상시킬 수 있다.
박막 트랜지스터, TFT, 평판 표시장치, 유기발광 다이오드

公开(公告)号：KR1020100069790A

公开(公告)日：2010-06-25

申请号：KR1020080128316

申请日：2008-12-17

Applicant: 성균관대학교산학협력단

Inventor： 이준신 ,  최병덕 ,  정성욱 ,  장경수 ,  조재현

IPC: H01L21/205 ,  H01L27/115 ,  B82Y10/00

CPC classification number: H01L21/02532 ,  H01L21/02436 ,  H01L21/02595 ,  H01L21/0262 ,  H01L21/28282 ,  H01L29/04 ,  H01L29/6675 ,  H01L29/66833 ,  H01L29/7881 ,  H01L29/792 ,  B82Y10/00

Abstract: PURPOSE: A nano-crystal silicon layers using plasma deposition technology, a nonvolatile memory device, and forming methods thereof are provided to directly deposit a nano crystal silicon film on a glass substrate. CONSTITUTION: A buffer layer(23) is formed on a substrate(21). A nano crystal silicon layer(25) is formed using plasma deposition technology using gas containing hydrogen and silicon on the buffer layer.

Abstract translation: 目的：提供使用等离子体沉积技术的纳米晶硅层，非易失性存储器件及其形成方法，以将玻璃衬底上的纳米晶硅膜直接沉积。 构成：在衬底（21）上形成缓冲层（23）。 使用在缓冲层上含有氢和硅的气体的等离子体沉积技术形成纳米晶体硅层（25）。

公开(公告)号：KR1020070115206A

公开(公告)日：2007-12-05

申请号：KR1020060049286

申请日：2006-06-01

Applicant: 성균관대학교산학협력단

Inventor： 이준신 ,  정성욱 ,  황성현

IPC: H01L21/3065 ,  H01L21/8247 ,  B82Y40/00

Abstract: A silicon surface forming method of a nano structure using a silicon dry etching and a manufacturing method of a non volatile memory using the nano structure thereof, are provided to form a silicon substrate surface having a nano structure, wherein a polystyrene(PS)-b-polymethylmetacrylate(PMMA) is deposited as a nano mask. A source(37) and a drain(38) are formed. A channel is formed by adding a power to a gate(36). Transferring electrons are stored at a quantum dot(33) which is formed along a contact area widen by a nano structure of a silicon substrate(31) surface, penetrating a tunnel oxide layer(32) through a channel. A silicon nitride layer(34) is formed on the tunnel oxide layer. A control insulation layer(35) on the silicon nitride layer. A control gate(36) is formed on the control insulation layer.

Abstract translation: 提供使用硅干蚀刻的纳米结构的硅表面形成方法和使用其纳米结构的非易失性存储器的制造方法，以形成具有纳米结构的硅衬底表面，其中聚苯乙烯（PS）-b - 聚甲基丙烯酸甲酯（PMMA）作为纳米掩模沉积。 形成源极（37）和漏极（38）。 通过向门（36）添加电力形成通道。 转移电子存储在沿着通过硅衬底（31）表面的纳米结构加宽的接触区域形成的量子点（33），穿过通道的隧道氧化物层（32）。 在隧道氧化物层上形成氮化硅层（34）。 在氮化硅层上的控制绝缘层（35）。 控制栅极（36）形成在控制绝缘层上。

公开(公告)号：KR101104090B1

公开(公告)日：2012-01-12

申请号：KR1020080085716

申请日：2008-09-01

Applicant: 성균관대학교산학협력단

Inventor： 이준신 ,  손혁주 ,  정성욱 ,  김재홍 ,  조재현 ,  장경수 ,  허종규

IPC: H01L21/8247

Abstract: 본 발명은 전하저장 소자 및 그의 제조방법에 관한 것으로, 기판, 상기 기판 상에 형성된 터널링 절연막, 상기 터널링 절연막 상에 형성되어 제1밴드갭 에너지를 구비하는 전하 저장막, 상기 전하 저장막 상에 상기 전하 저장막의 증착에 이용된 혼합가스와 동일한 혼합가스로 형성되어 제2밴드갭 에너지를 구비하는 블로킹 절연막 및 상기 블로킹 절연막 상에 형성된 컨트롤 게이트를 포함하는 것을 특징으로 하는 전하저장 소자를 포함하는 구성을 마련한다.
상기와 같은 전하저장 소자 및 그의 제조방법을 이용하는 것에 의해, 동일한 혼합가스를 이용하여 전하 저장막 및 블로킹 절연막을 형성함으로써 제조공정을 단순화시켜 메모리 소자의 제조단가를 낮출 수 있고, 밴드갭 에너지 차이에 의해 전하를 저장하는 방법과 트랩에 의하여 전하를 저장하는 방법을 모두 사용함으로써 전하저장 특성을 향상시킬 수 있다.
전하저장, 소자, 터널링, 밴드갭, 트랩

公开(公告)号：KR1020110123464A

公开(公告)日：2011-11-15

申请号：KR1020100042964

申请日：2010-05-07

Applicant: 성균관대학교산학협력단

Inventor： 이준신 ,  장경수 ,  박형식 ,  유경열 ,  정성욱 ,  이원백

IPC: C23C14/58 ,  C23C16/56 ,  C23C14/08

Abstract: PURPOSE: A method for improving electrical and optical properties of zinc oxide layer by using hydrogen peroxide is provided to improve quantum efficiency of solar battery by using an oxidation zinc thin film as a transparent conductive film of a solar battery. CONSTITUTION: A method for improving electrical and optical properties of zinc oxide layer by using hydrogen peroxide is as follows. An oxidation zinc thin film is dipped in the mixture of ultra-pure water and hydrogen peroxide and maintained. The oxidation zinc thin film is deposited on the top of a substrate and dipped in the mixture of ultra-pure water and hydrogen peroxide. Resistivity, transmittance and optical bandgap energy are improved. The oxidation zinc thin film is deposited on the top of the substrate as thickness of 900~1100nm. The oxidation zinc thin film is an aluminum doped oxidation zinc thin film. The oxidation zinc thin film, dipped in the mixture of the ultra-pure water and hydrogen peroxide, maintains in solution for 20~40 minutes.

Abstract translation: 目的：通过使用氧化锌薄膜作为太阳能电池的透明导电膜，提供了一种通过使用过氧化氢改善氧化锌层的电学和光学性能的方法，以提高太阳能电池的量子效率。 构成：通过使用过氧化氢改善氧化锌层的电学和光学性质的方法如下。 将氧化锌薄膜浸入超纯水和过氧化氢的混合物中并保持。 将氧化锌薄膜沉积在基材的顶部并浸渍在超纯水和过氧化氢的混合物中。 电阻率，透射率和光学带隙能量得到改善。 氧化锌薄膜沉积在基板的顶部，厚度为900〜1100nm。 氧化锌薄膜是掺铝氧化锌薄膜。 浸在超纯水和过氧化氢的混合物中的氧化锌薄膜在溶液中保持20〜40分钟。

公开(公告)号：KR1020100069791A

公开(公告)日：2010-06-25

申请号：KR1020080128318

申请日：2008-12-17

Applicant: 성균관대학교산학협력단

Inventor： 이준신 ,  최병덕 ,  정성욱 ,  장경수 ,  조재현

IPC: H01L21/8247 ,  H01L21/205

Abstract: PURPOSE: A nano crystal silicon layer structure using plasma deposition technology, a nonvolatile memory device including the same, and forming methods thereof are provided to reduce manufacturing processes of the nonvolatile memory device by directly depositing the nano crystal silicon layer on the glass substrate. CONSTITUTION: A gate electrode(55) is formed on a substrate(51). A multilayer insulation layer(63) is formed on a gate electrode. A first nano crystal silicon layer(65) is formed on the multilayer insulation layer using plasma deposition technology using gas containing hydrogen and silicon on the multilayer insulation layer. A metal electrode layer is formed on the first nano crystal silicon layer. A source electrode(69) and a drain electrode(71) are formed by patterning a metal electrode layer.

Abstract translation: 目的：提供使用等离子体沉积技术的纳米晶体硅层结构，包括其的非易失性存储器件及其形成方法，以通过将纳米晶硅层直接沉积在玻璃衬底上来减少非易失性存储器件的制造工艺。 构成：在基板（51）上形成栅电极（55）。 在栅电极上形成多层绝缘层（63）。 使用在多层绝缘层上使用含有氢和硅的气体的等离子体沉积技术，在多层绝缘层上形成第一纳米晶体硅层（65）。 金属电极层形成在第一纳米晶硅层上。 通过图案化金属电极层来形成源电极（69）和漏电极（71）。