公开(公告)号：KR1020080104793A

公开(公告)日：2008-12-03

申请号：KR1020070052108

申请日：2007-05-29

Applicant: 재단법인서울대학교산학협력재단

Inventor： 이효종 ,  김재훈 ,  김도현 ,  한흥남 ,  오규환

IPC: H01L21/28 ,  H01L21/3205 ,  H01L21/768

CPC classification number: H01L21/76877 ,  H01L21/3212 ,  H01L21/76802 ,  H01L21/76873

Abstract: A copper damascene formation method is provided to improve the reliability of copper wire by preventing the void on the copper wire from being generated in a copper damascene formation process. A copper damascene formation method comprises the step for forming the first insulation layer(322) on the top of the substrate; the step for etching selectively the first insulation layer in order to form the bottom trench; the step for filling the first copper layer on the bottom trench; the step for forming the second insulation layer on the first insulation layer and the first copper layer; the step for etching selectively the second insulation layer in order to form the via hole and upper trench; the step for filling the second copper layer(350) on the via hole and upper trench. The first copper layer fills the bottom trench with the state where a part of insulating layer which is not etched remains during the step for etching selectively the first insulation layer on the bottom trench.

Abstract translation: 提供铜镶嵌方法，以通过防止在铜镶嵌形成工艺中产生铜线上的空隙来提高铜线的可靠性。 铜镶嵌方法包括在基板的顶部上形成第一绝缘层（322）的步骤; 选择性地蚀刻第一绝缘层以形成底部沟槽的步骤; 用于在底部沟槽上填充第一铜层的步骤; 在第一绝缘层和第一铜层上形成第二绝缘层的步骤; 选择性地蚀刻第二绝缘层以形成通孔和上沟槽的步骤; 用于将第二铜层（350）填充在通孔和上沟槽上的步骤。 第一铜层填充底部沟槽，其中在用于选择性地蚀刻底部沟槽上的第一绝缘层的步骤期间残留未被蚀刻的绝缘层的一部分的状态。

公开(公告)号：KR100886257B1

公开(公告)日：2009-03-02

申请号：KR1020070052108

申请日：2007-05-29

Applicant: 재단법인서울대학교산학협력재단

Inventor： 이효종 ,  김재훈 ,  김도현 ,  한흥남 ,  오규환

IPC: H01L21/28 ,  H01L21/3205 ,  H01L21/768

Abstract: 보이드 발생을 억제하여 신뢰성이 높은 구리 배선을 제조할 수 있는 구리 다마신 형성 방법이 개시된다. 본 발명에 따른 구리 다마신 형성 방법은 기판(310) 상에 제1 절연층(320)을 형성하는 단계; 하부 트렌치(324)를 형성하기 위하여 제1 절연층(320)을 선택적으로 식각하는 단계; 하부 트렌치(324)에 제1 구리층(330)을 채우는 단계; 제1 절연층(322) 및 제1 구리층(330) 상에 제2 절연층(340)을 형성하는 단계; 비아홀(344) 및 상부 트렌치(346)를 형성하기 위하여 제2 절연층(340)을 선택적으로 식각하는 단계; 및 비아홀(344) 및 상부 트렌치(346) 상에 제2 구리층(350)을 채우는 단계를 포함한다. 특히, 본 발명은 제1 절연층(320)을 선택적으로 식각하는 단계에서 식각되지 않은 일부 절연층(326)이 하부 트렌치(324) 상에 남아 있는 상태에서 하부 트렌치(324)에 제1 구리층(330)을 채우는 것을 특징으로 한다.
금속 배선, 신뢰성, 구리 다마신, 배선 결함, 보이드

公开(公告)号：KR100643853B1

公开(公告)日：2006-11-14

申请号：KR1020050048100

申请日：2005-06-04

Applicant: 삼성전자주식회사 ,  재단법인서울대학교산학협력재단

Inventor： 이효종 ,  이의형 ,  신홍재 ,  이내인 ,  이수근

IPC: H01L21/28

Abstract: A method for forming a damascene metal line of a semiconductor device and the semiconductor device manufactured thereby are provided to enhance the efficiency of processing by omitting the use of filler. A lower metal line(110) is formed on a semiconductor substrate(100). A mold pattern is formed on the resultant structure in order to define an opening portion capable of exposing the lower metal line to the outside. A via(131) is formed by filling a conductive material in the opening portion. An interlayer dielectric(150) is formed thereon. A trench for exposing the via to the outside is formed through the interlayer dielectric. A damascene metal line(161) for contacting the via is formed in the trench.

Abstract translation: 提供一种用于形成半导体器件的镶嵌金属线的方法和由此制造的半导体器件，以通过省略使用填充物来提高处理效率。 下部金属线（110）形成在半导体衬底（100）上。 在所得到的结构上形成模具图案以便限定能够将下部金属线暴露到外部的开口部分。 通孔（131）通过在开口部分填充导电材料而形成。 层间电介质（150）形成在其上。 通过层间介质形成用于将通孔暴露到外部的沟槽。 在沟槽中形成用于接触通孔的金属镶嵌金属线（161）。