公开(公告)号：KR102229206B1

公开(公告)日：2021-03-18

申请号：KR1020140041160A

申请日：2014-04-07

Applicant: 삼성전자주식회사

Inventor： 라상호 ,  백종민 ,  유우경 ,  안상훈 ,  이내인

IPC: H01L21/768

CPC classification number: H01L23/5226 ,  H01L21/76802 ,  H01L21/7682 ,  H01L21/76843 ,  H01L21/76877 ,  H01L23/5222 ,  H01L23/528 ,  H01L23/53223 ,  H01L23/53266 ,  H01L23/5329 ,  H01L23/53295 ,  H01L21/764 ,  H01L21/76816 ,  H01L21/76837 ,  H01L2924/00 ,  H01L2924/0002

Abstract: 본 발명은 반도체 장치 및 이의 제조 방법을 제공한다. 이 반도체 장치에서는 에어 갭 영역의 바로 위와 바로 아래에는 다른 에어 갭 영역이 존재하지 않아 기계적 특성이 향상될 수 있다.

公开(公告)号：KR100643853B1

公开(公告)日：2006-11-14

申请号：KR1020050048100

申请日：2005-06-04

Applicant: 삼성전자주식회사 ,  재단법인서울대학교산학협력재단

Inventor： 이효종 ,  이의형 ,  신홍재 ,  이내인 ,  이수근

IPC: H01L21/28

Abstract: A method for forming a damascene metal line of a semiconductor device and the semiconductor device manufactured thereby are provided to enhance the efficiency of processing by omitting the use of filler. A lower metal line(110) is formed on a semiconductor substrate(100). A mold pattern is formed on the resultant structure in order to define an opening portion capable of exposing the lower metal line to the outside. A via(131) is formed by filling a conductive material in the opening portion. An interlayer dielectric(150) is formed thereon. A trench for exposing the via to the outside is formed through the interlayer dielectric. A damascene metal line(161) for contacting the via is formed in the trench.

Abstract translation: 提供一种用于形成半导体器件的镶嵌金属线的方法和由此制造的半导体器件，以通过省略使用填充物来提高处理效率。 下部金属线（110）形成在半导体衬底（100）上。 在所得到的结构上形成模具图案以便限定能够将下部金属线暴露到外部的开口部分。 通孔（131）通过在开口部分填充导电材料而形成。 层间电介质（150）形成在其上。 通过层间介质形成用于将通孔暴露到外部的沟槽。 在沟槽中形成用于接触通孔的金属镶嵌金属线（161）。

公开(公告)号：KR102247918B1

公开(公告)日：2021-05-06

申请号：KR1020140041157

申请日：2014-04-07

Applicant: 삼성전자주식회사

Inventor： 유우경 ,  안상훈 ,  라상호 ,  백종민 ,  이내인

IPC: H01L21/768 ,  H01L21/31

Abstract: 본발명은반도체장치및 이의제조방법을제공한다. 이장치에서는다양한간격의배선들사이에에어갭영역이존재한다.

公开(公告)号：KR102155511B1

公开(公告)日：2020-09-15

申请号：KR1020130165541

申请日：2013-12-27

Applicant: 삼성전자주식회사

Inventor： 김국환 ,  이종호 ,  김우희 ,  이내인

IPC: H01L21/8232

公开(公告)号：KR102110247B1

公开(公告)日：2020-05-13

申请号：KR1020130147475

申请日：2013-11-29

Applicant: 삼성전자주식회사

Inventor： 한규희 ,  강필규 ,  임태진 ,  이내인

IPC: H01L23/48

公开(公告)号：KR102037864B1

公开(公告)日：2019-10-29

申请号：KR1020130001179

申请日：2013-01-04

Applicant: 삼성전자주식회사

Inventor： 신동석 ,  강현철 ,  노동현 ,  박판귀 ,  신거명 ,  이내인

IPC: H01L29/78 ,  H01L21/336

公开(公告)号：KR1020170035635A

公开(公告)日：2017-03-31

申请号：KR1020150134764

申请日：2015-09-23

Applicant: 삼성전자주식회사

Inventor： 노우철 ,  한원규 ,  오혁상 ,  이내인 ,  한경윤

IPC: H01L21/768 ,  H01L21/3115 ,  H01L21/3205 ,  H01L21/02

CPC classification number: H01L21/02068 ,  H01L21/3105 ,  H01L21/67115 ,  H01L21/76814 ,  H01L21/76825

Abstract: 층간절연층 및배선을갖는반도체소자형성방법에관한것이다. 기판상에층간절연층을형성한다. 상기층간절연층 내에개구부를형성한다. 상기개구부를갖는상기층간절연층에마이크로웨이브(Microwave)를조사하여디개싱(degassing) 공정을수행한다. 상기개구부를갖는상기층간절연층에유브이(UV)를조사하여 K-값복구(K-value recovery) 공정을수행한다. 상기개구부내에도전층을형성한다. 상기디개싱공정및 상기 K-값복구공정은인-시츄(in-situ) 공정으로수행한다.

Abstract translation: 层间绝缘层和布线。 在衬底上形成层间绝缘层。 并且在层间绝缘层中形成开口。 将微波施加到具有开口的层间绝缘层以执行脱气过程。 通过用UV光照射具有开口的层间绝缘层来执行K值恢复处理。 导电层形成在开口中。 脱气过程和K值恢复过程通过原位过程进行。

公开(公告)号：KR1020160116618A

公开(公告)日：2016-10-10

申请号：KR1020150044602

申请日：2015-03-30

Applicant: 삼성전자주식회사

Inventor： 임태진 ,  안상훈 ,  토마스 ,  백종민 ,  김병희 ,  이내인 ,  전기영

IPC: H01L21/3205 ,  H01L21/768

CPC classification number: H01L23/53238 ,  H01L21/76826 ,  H01L21/76831 ,  H01L21/76846 ,  H01L21/76849 ,  H01L21/76867 ,  H01L23/5283 ,  H01L23/53295

Abstract: 반도체소자는기판상에배치되고, 개구부가구비되고다공성을갖는저유전절연물질을포함하는층간절연막이구비된다. 상기개구부의내측벽상에데미지큐어링막이구비된다. 상기데미지큐어링막상에베리어막패턴이구비된다. 또한, 상기베리어막패턴상에, 상기개구부내부를채우는구리패턴및 상기구리패턴의표면을덮는구리-망간캡핑패턴을포함하는구리구조물이구비된다. 상기반도체소자의배선구조물은금속의확산이방지되어저저항을가질수 있다.

Abstract translation: 半导体器件包括在衬底的第一区域上的绝缘中间层。 绝缘中间层具有凹部，并且包括具有多孔性的低k材料。 在凹部的内表面上形成损伤固化层。 在损伤固化层上形成阻挡图案。 铜结构填充凹部并设置在阻挡图案上。 铜结构包括铜图案和覆盖铜图案表面的铜 - 锰覆盖图案。 可以防止金属在半导体器件的布线结构中的扩散，因此布线结构的电阻可能降低。

公开(公告)号：KR1020160062797A

公开(公告)日：2016-06-03

申请号：KR1020140165321

申请日：2014-11-25

Applicant: 삼성전자주식회사

Inventor： 임태진 ,  오신다,토마스 ,  김병희 ,  안상훈 ,  이내인 ,  전기영

IPC: H01L21/31

CPC classification number: H01L21/76837 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02216 ,  H01L21/02222 ,  H01L21/02271 ,  H01L21/0231 ,  H01L21/76814 ,  H01L21/76825 ,  H01L21/76826 ,  H01L21/76831 ,  H01L21/76843 ,  H01L21/31

Abstract: 다공성절연막의처리방법및 이를이용한반도체소자의제조방법이제공된다. 본발명의실시예에따른다공성절연막의처리방법은개구부를갖는다공성절연막이형성된기판을준비하는것, 상기다공성절연막은상기개구부에의해노출되는복수의기공들을포함하고, 상기기판상에제1 전구체를공급하여상기노출된기공들을실링하는제1 서브실링막을형성하는것 및상기제1 서브실링막상에제2 전구체를공급하여상기제1 서브실링막을덮는제2 서브실링막을형성하는것을포함하고, 상기제1 및제2 전구체들각각은실리콘을포함하되, 상기제2 전구체는상기제1 전구체보다작은분자량을갖는다.

Abstract translation: 提供一种处理多孔电介质层的方法以及使用其制造半导体器件的方法。 根据本发明实施例的处理多孔电介质层的方法包括以下步骤：制备其中将形成具有孔径的多孔电介质层的衬底; 通过在所述基底上提供第一前体形成密封暴露孔的第一副密封膜，其中所述多孔介电层包括由所述孔暴露的多个孔; 以及通过在所述第一副密封膜上供给第二前体而形成覆盖所述第一副密封膜的第二副密封膜。 第一前体和第二前体中的每一个包含硅，第二前体的分子量小于第一前体的分子量。

公开(公告)号：KR1020160057043A

公开(公告)日：2016-05-23

申请号：KR1020140157414

申请日：2014-11-12

Applicant: 삼성전자주식회사

Inventor： 이우진 ,  응우옌,빗하 ,  유우경 ,  윤두성 ,  이현배 ,  김병희 ,  안상훈 ,  유승용 ,  이내인 ,  전호윤

IPC: H01L21/60 ,  H01L21/28 ,  H01L21/56

CPC classification number: H01L21/76832 ,  H01L21/31111 ,  H01L21/31144 ,  H01L21/32134 ,  H01L21/76807 ,  H01L21/76834

Abstract: 반도체장치의제조방법은도전패턴을갖는제1 층간절연막상에제1 식각정지막, 제2 식각정지막, 제2 층간절연막, 및마스크패턴을차례로형성하는것; 상기마스크패턴에노출된상기제2 층간절연막을식각하여, 상기제2 식각정지막을노출시키는개구부를형성하는것; 상기마스크패턴을식각하여, 상기제2 층간절연막의상면을노출시키는것; 및상기제2 식각정지막을식각하여상기제1 식각정지막을노출시키는것을포함하되, 상기제2 식각정지막을식각하는것은상기마스크패턴을식각하는것과동일한식각공정에의해진행될수 있다.

Abstract translation: 本发明涉及半导体器件的制造方法。 制造半导体器件的方法包括以下步骤：在具有导电图案的第一层间电介质上依次形成第一蚀刻停止层，第二蚀刻停止层，第二层间电介质和掩模图案; 通过蚀刻暴露于掩模图案的第二层间电介质形成露出第二蚀刻停止层的孔径部分; 通过蚀刻掩模图案来暴露第二层间电介质的上表面; 以及通过蚀刻所述第二蚀刻停止层来暴露所述第一蚀刻停止层。 蚀刻第二蚀刻停止层并蚀刻掩模图案可以通过相同的蚀刻工艺进行。