公开(公告)号：KR100643853B1

公开(公告)日：2006-11-14

申请号：KR1020050048100

申请日：2005-06-04

Applicant: 삼성전자주식회사 ,  재단법인서울대학교산학협력재단

Inventor： 이효종 ,  이의형 ,  신홍재 ,  이내인 ,  이수근

IPC: H01L21/28

Abstract: A method for forming a damascene metal line of a semiconductor device and the semiconductor device manufactured thereby are provided to enhance the efficiency of processing by omitting the use of filler. A lower metal line(110) is formed on a semiconductor substrate(100). A mold pattern is formed on the resultant structure in order to define an opening portion capable of exposing the lower metal line to the outside. A via(131) is formed by filling a conductive material in the opening portion. An interlayer dielectric(150) is formed thereon. A trench for exposing the via to the outside is formed through the interlayer dielectric. A damascene metal line(161) for contacting the via is formed in the trench.

Abstract translation: 提供一种用于形成半导体器件的镶嵌金属线的方法和由此制造的半导体器件，以通过省略使用填充物来提高处理效率。 下部金属线（110）形成在半导体衬底（100）上。 在所得到的结构上形成模具图案以便限定能够将下部金属线暴露到外部的开口部分。 通孔（131）通过在开口部分填充导电材料而形成。 层间电介质（150）形成在其上。 通过层间介质形成用于将通孔暴露到外部的沟槽。 在沟槽中形成用于接触通孔的金属镶嵌金属线（161）。

公开(公告)号：KR101688006B1

公开(公告)日：2016-12-20

申请号：KR1020100118960

申请日：2010-11-26

Applicant: 삼성전자주식회사

Inventor： 피재현 ,  이의형 ,  최주일 ,  김정환

IPC: H01L21/60 ,  H01L23/48

CPC classification number: H01L29/0657 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/49827 ,  H01L24/11 ,  H01L24/13 ,  H01L24/48 ,  H01L24/97 ,  H01L25/0657 ,  H01L2224/02372 ,  H01L2224/05571 ,  H01L2224/13006 ,  H01L2224/13017 ,  H01L2224/13024 ,  H01L2224/13025 ,  H01L2224/13076 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06544 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/07802 ,  H01L2924/10253 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2224/81 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 본발명은반도체장치및 그제조방법에관한것으로, 회로패턴이포함된상면및 그반대면인하면을갖는기판, 그리고상기기판을관통하는관통전극을포함할수 있다. 상기관통전극은상기하면으로부터돌출된돌출부를포함하고, 상기하면으로부터상기돌출부를향해연장되어상기돌출부의측면을감싸는지지부를포함할수 있다.

Abstract translation: 半导体器件包括具有第一表面和相对的第二表面的衬底。 电极在衬底内朝向第一表面延伸并且具有从第一表面延伸的突出部分。 支撑部分从基板的第一表面延伸到突出部分的侧壁并支撑突出部分。

公开(公告)号：KR101531181B1

公开(公告)日：2015-06-25

申请号：KR1020080102948

申请日：2008-10-21

Applicant: 삼성전자주식회사

Inventor： 황선관 ,  이의형 ,  윤민승 ,  마금희

IPC: H01L23/12 ,  H01L23/48 ,  H01L23/045

CPC classification number: H01L2224/13 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2924/014

Abstract: 적층패키지는제1 반도체칩, 범프및 제2 반도체칩을포함한다. 상기제1 반도체칩은개구를갖는기판및 상기개구를채우면서상부에리세스를갖는플러그를구비한다. 상기범프는상기리세스내에형성된다. 상기제2 반도체칩은상기제1 반도체칩 상에적층되며상기범프에의해상기제1 반도체칩과전기적으로연결된다.

公开(公告)号：KR1020130110959A

公开(公告)日：2013-10-10

申请号：KR1020120033341

申请日：2012-03-30

Applicant: 삼성전자주식회사

Inventor： 이의형 ,  조문기 ,  박미석 ,  박선희 ,  임환식 ,  최진호 ,  후지사키아츠시

IPC: H01L23/488

CPC classification number: H01L24/14 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/0401 ,  H01L2224/05022 ,  H01L2224/05099 ,  H01L2224/05568 ,  H01L2224/05599 ,  H01L2224/06102 ,  H01L2224/11452 ,  H01L2224/1146 ,  H01L2224/1147 ,  H01L2224/11849 ,  H01L2224/13012 ,  H01L2224/13014 ,  H01L2224/13018 ,  H01L2224/1308 ,  H01L2224/13099 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13116 ,  H01L2224/1312 ,  H01L2224/13124 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13164 ,  H01L2224/13166 ,  H01L2224/13169 ,  H01L2224/13171 ,  H01L2224/17517 ,  H01L2924/00014 ,  H01L2924/01327 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2924/01006 ,  H01L2224/05552

Abstract: PURPOSE: A semiconductor package prevents defects generated in a reflow process by omitting the reflow process in manufacturing processes. CONSTITUTION: Multiple contact pads (115) are formed on one surface of a semiconductor chip (100). Multiple main bumps (140a) are formed on the contact pads. The main pump includes a first pillar layer (142a) formed on the contact pad and a first solder layer (146a) formed on the first pillar layer. The lower sidewall of the first solder layer is substantially vertical. The upper part of the first solder layer is round. Multiple dummy bumps (140b) are formed on the semiconductor chip around the contact pads.

Abstract translation: 目的：半导体封装通过在制造工艺中省略回流工艺来防止在回流工艺中产生的缺陷。 构成：在半导体芯片（100）的一个表面上形成多个接触焊盘（115）。 多个主凸块（140a）形成在接触垫上。 主泵包括形成在接触焊盘上的第一柱层（142a）和形成在第一柱层上的第一焊料层（146a）。 第一焊料层的下侧壁基本上是垂直的。 第一焊料层的上部是圆形的。 在接触焊盘周围的半导体芯片上形成多个虚设凸块（140b）。

公开(公告)号：KR1020120057289A

公开(公告)日：2012-06-05

申请号：KR1020100118960

申请日：2010-11-26

Applicant: 삼성전자주식회사

Inventor： 피재현 ,  이의형 ,  최주일 ,  김정환

IPC: H01L21/60 ,  H01L23/48

CPC classification number: H01L29/0657 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/49827 ,  H01L24/11 ,  H01L24/13 ,  H01L24/48 ,  H01L24/97 ,  H01L25/0657 ,  H01L2224/02372 ,  H01L2224/05571 ,  H01L2224/13006 ,  H01L2224/13017 ,  H01L2224/13024 ,  H01L2224/13025 ,  H01L2224/13076 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06544 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/07802 ,  H01L2924/10253 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L21/67 ,  H01L21/64 ,  H01L23/48 ,  H01L2224/81 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: PURPOSE: A semiconductor device and a manufacturing method thereof are provided to minimize damage to a through electrode by forming a tail covering a protrusion portion of the through electrode. CONSTITUTION: A substrate(101) includes an upper side(101a) and a lower side(101d). Both ends of a through electrode(110) are exposed through the upper side and the lower side, respectively. The through electrode includes a protrusion portionprojected from the lower side. A metal wiring(112) is electrically connected to the through electrode. Protective films(142,132) cover the upper side and lower side of the substrate. An insulating film(103) surrounds a side of the through electrode.

Abstract translation: 目的：提供一种半导体器件及其制造方法，以通过形成覆盖通孔的突出部分的尾部来最小化对通孔的损伤。 构成：衬底（101）包括上侧（101a）和下侧（101d）。 贯通电极（110）的两端分别通过上侧和下侧露出。 贯通电极包括从下侧突出的突出部。 金属布线（112）与通孔电连接。 保护膜（142,132）覆盖基板的上侧和下侧。 绝缘膜（103）围绕贯通电极的一侧。

公开(公告)号：KR1020150129943A

公开(公告)日：2015-11-23

申请号：KR1020140056645

申请日：2014-05-12

Applicant: 삼성전자주식회사

Inventor： 이의형 ,  이동현 ,  김진형 ,  원제형 ,  이상현 ,  최진호

IPC: H01L21/66 ,  H01L21/02 ,  H01L21/08

CPC classification number: H01L21/306 ,  C25D17/001 ,  C25D21/14 ,  H01L21/2885 ,  H01L21/30604 ,  H01L21/3063 ,  H01L21/67086 ,  H01L21/67253 ,  H01L21/76898 ,  H01L22/26

Abstract: 기판처리장치및 기판처리방법이제공된다. 기판처리장치는, 제 1 및제 2 소스의처리용액으로기판처리공정을수행하는기판처리부와, 상기제 1 및상기제 2 소스를상기기판처리부에제공하는소스공급부와, 상기처리용액내의상기제 2 소스의농도또는상기처리용액의 PH를검출하고, 표준용액으로상기제 2 소스의측정기준값을교정하는분석기들과, 상기소스공급부로부터상기제 1 및상기제 2 소스를제공받아상기표준용액을제조하고상기표준용액을상기분석기에제공하는표준용액공급부를포함한다.

Abstract translation: 提供了基板处理装置和基板处理方法。 基板处理装置包括：基板处理单元，其利用第一源极和第二源极的处理液处理基板;源极供给单元，其向基板处理单元供给第一源极和第二源极;检测密度的分析器 处理解决方案中的第二源或处理解决方案的PH，并用标准解决方案校正第二源的测量参考值，以及通过接收第一源和第二源来制造标准解决方案的标准解决方案供应单元 从源供应单元提供标准溶液到分析仪。

公开(公告)号：KR101485105B1

公开(公告)日：2015-01-23

申请号：KR1020080068729

申请日：2008-07-15

Applicant: 삼성전자주식회사

Inventor： 조차제 ,  이의형 ,  피재현 ,  박정우 ,  임하영

IPC: H01L23/50

CPC classification number: H01L21/563 ,  H01L24/06 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/17 ,  H01L2224/0401 ,  H01L2224/05558 ,  H01L2224/06051 ,  H01L2224/06102 ,  H01L2224/1146 ,  H01L2224/11472 ,  H01L2224/11505 ,  H01L2224/11902 ,  H01L2224/11912 ,  H01L2224/13027 ,  H01L2224/13082 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13164 ,  H01L2224/13169 ,  H01L2224/14104 ,  H01L2224/1411 ,  H01L2224/14131 ,  H01L2224/17107 ,  H01L2224/73204 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01105 ,  H01L2924/014 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 패드를 포함하는 기판과, 그리고 상기 패드의 배치와 무관하게 상기 기판의 전영역에 걸쳐 고른 분포로 배치된 복수개의 범프를 포함하는 반도체 패키지를 제조하는 것을 특징으로 한다. 본 발명에 의하면, 공정 단순화를 이룰 수 있고 공정 비용을 줄일 수 있으며 신뢰도가 향상되고 언더필링이 용이해지는 효과가 있다.
반도체, 패키지, 필라 범프

公开(公告)号：KR1020120035721A

公开(公告)日：2012-04-16

申请号：KR1020100097418

申请日：2010-10-06

Applicant: 삼성전자주식회사

Inventor： 조문기 ,  박정우 ,  이의형 ,  박선희

IPC: H01L23/00 ,  H01L23/498 ,  H01L23/31 ,  H01L25/065

CPC classification number: H01L23/49833 ,  H01L23/3128 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0657 ,  H01L2224/0361 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/06155 ,  H01L2224/06156 ,  H01L2224/1145 ,  H01L2224/11452 ,  H01L2224/11462 ,  H01L2224/1147 ,  H01L2224/13005 ,  H01L2224/13012 ,  H01L2224/13016 ,  H01L2224/13082 ,  H01L2224/13109 ,  H01L2224/13118 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13164 ,  H01L2224/13166 ,  H01L2224/13169 ,  H01L2224/13171 ,  H01L2224/13193 ,  H01L2224/14051 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/17517 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48225 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2225/06568 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/0104 ,  H01L2924/01042 ,  H01L2924/01044 ,  H01L2924/01045 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/01052 ,  H01L2924/01072 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01087 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/15311 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L21/64 ,  H01L21/67 ,  H01L23/48 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: PURPOSE: A semiconductor package and a semiconductor package module are provided to arrange a bump with a fine pitch by preventing bridge generation, thereby reducing the size of the semiconductor package. CONSTITUTION: Connection bumps(140a) are formed on each connection pad. The connection bumps include a first pillar part(142a) and a first solder part(144a). Support bumps(140b) are formed on a position near the connection pad with a height higher than the upper surface of the connection pad. The support bumps comprises a second pillar part(142b) and a second solder part(144b). A solder induction part is formed on the second pillar part.

Abstract translation: 目的：提供半导体封装和半导体封装模块以​​通过防止桥形成而布置具有细间距的凸块，从而减小半导体封装的尺寸。 构成：连接凸块（140a）形成在每个连接垫上。 连接凸块包括第一支柱部分（142a）和第一焊接部分（144a）。 支撑凸块（140b）形成在连接垫附近的位置处，高度高于连接垫的上表面。 支撑凸块包括第二柱部分（142b）和第二焊接部分（144b）。 焊料感应部形成在第二支柱部上。

公开(公告)号：KR100689665B1

公开(公告)日：2007-03-08

申请号：KR1020030078195

申请日：2003-11-06

Applicant: 삼성전자주식회사

Inventor： 손홍성 ,  이효종 ,  이의형 ,  하상록 ,  김일룡 ,  김이권

IPC: H01L27/04

CPC classification number: H01L28/10 ,  H01F41/041 ,  H01F2017/0046 ,  H01L23/5227 ,  H01L27/08 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 저렴한 비용으로 제조할 수 있는 SOC용 인덕터의 제조 방법이 개시되어 있다. 상기 인덕터는 하부 배선 상에 형성된 씨드층으로부터 성장한 인접하는 도전성 패턴들이 수평 및 수직 성장을 통해 서로 연결되어 형성된 도전성 라인을 포함한다. 전해 또는 무전해 도금 공정을 적용하여 저렴한 비용으로 간단하게 인덕터를 제조할 수 있으며, 도전성 라인의 폭 및 높이를 원하는 수준까지 향상시킬 수 있으므로 높은 단차를 갖는 나선형 구조의 인덕터를 형성할 수 있다.

公开(公告)号：KR1020110106178A

公开(公告)日：2011-09-28

申请号：KR1020100025440

申请日：2010-03-22

Applicant: 삼성전자주식회사

Inventor： 최주일 ,  이의형 ,  피재현 ,  박정우

IPC: H01L21/208 ,  H01L21/687

CPC classification number: H01L21/6723 ,  C25D7/123 ,  C25D17/001 ,  C25D17/06 ,  H01L21/67028 ,  H01L21/6708 ,  H01L21/6719 ,  H01L21/68728 ,  H01L21/68785

Abstract: 본 발명은 기판 처리 장치 및 방법을 개시한 것으로서, 도금면이 위 방향을 향하도록 기판을 지지한 상태에서, 하나의 챔버 내에서 도금 공정과, 도금 공정의 후속 공정인 포토레지스트 제거 공정 및 시드 층 식각 공정을 연속적으로 진행하는 것을 특징으로 가진다.