-
-
2.发明公开캐리어가 부착된 동박의 제조 방법, 구리 피복 적층판의 제조 방법, 프린트 배선판의 제조 방법, 및, 전자 기기의 제조 방법, 캐리어가 부착된 동박, 적층체, 프린트 배선판 및 전자 기기 审中-实审制造具有载体的覆铜层压板的方法，制造覆铜层压板的方法，制造印刷线路板的方法，制造电子器件的方法，具有载体的铜箔，层压板，印刷线路板和电子器件
公开(公告)号：KR1020180005724A
公开(公告)日：2018-01-16
申请号：KR1020180000866
申请日：2018-01-03
Applicant: 제이엑스금속주식회사
CPC classification number: H05K3/025 , C25D1/04 , H05K3/384 , H05K2203/0723
Abstract: 극박구리층에대한회로형성성이양호한캐리어가부착된동박의제조방법을제공한다. 또, 에칭액의젖음성이양호한캐리어가부착된동박을제공한다. 캐리어, 중간층, 극박구리층, 실란커플링처리층을포함하는표면처리층을이 순서로구비한캐리어가부착된동박에대해, 가열온도 100 ℃∼ 220 ℃에서 1 시간∼ 8 시간의가열처리또는가열온도 100 ℃∼ 220 ℃에서 1 시간∼ 6 시간의가열처리또는가열온도 160 ℃∼ 220 ℃에서 2 시간∼ 4 시간의가열처리를실시하는가열처리공정을포함하는캐리어가부착된동박의제조방법.
Abstract translation: 提供一种用于制造具有对超薄铜层的良好电路形成性的载体的铜箔的方法。 此外，提供了一种铜箔，其上附着有具有良好的蚀刻剂润湿性的载体。 将具有载体层，中间层，极薄铜层和包含硅烷偶联处理层的表面处理层的载体的铜箔依次在100℃至220℃的加热温度下进行1小时至8小时的热处理 具有载体的铜箔的制造方法，其包括在100℃至220℃的加热温度下进行1小时至6小时的热处理或者在160℃至220℃的加热温度下进行2小时至4小时的热处理。
-
公开(公告)号：KR101797333B1
公开(公告)日：2017-11-13
申请号：KR1020157015151
申请日：2013-11-29
Applicant: 제이엑스금속주식회사
CPC classification number: H05K3/205 , B32B15/04 , C25D1/04 , C25D3/04 , C25D3/12 , C25D3/562 , C25D5/022 , C25D5/12 , C25D5/48 , C25D7/0614 , C25D11/02 , H05K1/09 , H05K2201/0355 , H05K2201/0367
Abstract: L/S = 20 ㎛/20 ㎛보다미세한배선, 예를들어 L/S = 15 ㎛/15 ㎛의 미세한배선을형성하는것이가능한캐리어부착동박을제공한다. 동박캐리어, 중간층, 극박구리층을이 순서로갖는캐리어부착동박으로서, 상기중간층은 Ni 를함유하고, 상기캐리어부착동박을 220 ℃에서 2 시간가열한후, JIS C 6471 에준거하여상기극박구리층을박리했을때, 상기극박구리층의상기중간층측의표면의 Ni 의부착량이 5 ㎍/d㎡이상 300 ㎍/d㎡이하인, 캐리어부착동박.
Abstract translation: 提供能够形成比L / S = 20占有率/ 20占有率小的细线的载体的铜包层，例如L / S = 15占有/ 15占有的细线。 在中间层含有Ni的情况下，将载体被覆铜箔在220℃加热2小时后，按照JIS C 6471对超薄铜层进行热处理， 其中极薄铜层的中间层表面上的Ni附着量在剥离铜箔时为5占有量/ dm 2以上且300占有量/ dm 2以下。
-
公开(公告)号：KR1020160079914A
公开(公告)日：2016-07-06
申请号：KR1020167016869
申请日：2014-11-27
Applicant: 제이엑스금속주식회사
Inventor： 나가우라도모타
IPC: C25D1/04 , C25D7/06 , C25D5/14 , C25D5/48 , B32B15/01 , B32B15/20 , H05K3/20 , C25D3/38 , C25D3/12 , C25D11/38
CPC classification number: H05K3/205 , B32B15/01 , B32B15/20 , B32B2307/306 , B32B2307/538 , B32B2457/08 , C25D1/04 , C25D3/16 , C25D3/38 , C25D3/40 , C25D3/58 , C25D5/04 , C25D5/14 , C25D5/48 , C25D7/0614 , C25D7/12 , C25D9/08 , H05K1/0274 , H05K1/09 , H05K3/007 , H05K3/027 , H05K3/4038 , H05K2201/0338 , H05K2201/0355 , C25D3/12 , C25D11/38
Abstract: 극박구리층표면의회로형성성이양호한캐리어부착동박을제공한다. 캐리어부착동박은, 캐리어, 중간층, 극박구리층을이 순서로갖는다. 극박구리층표면의파장이 400 ㎚인 광의흡수율이 85 % 이상이다.
-
公开(公告)号：KR101614624B1
公开(公告)日：2016-04-29
申请号：KR1020147000748
申请日：2012-08-30
Applicant: 제이엑스금속주식회사
CPC classification number: H05K1/09 , B32B15/01 , C23C18/165 , C23C18/31 , C23C28/023 , C25D1/04 , C25D3/04 , C25D3/12 , C25D3/14 , C25D3/16 , C25D3/38 , C25D3/562 , C25D3/565 , C25D3/58 , C25D5/14 , C25D7/0614 , C25D9/08 , C25D11/38 , H05K3/025 , H05K2201/0317 , H05K2201/032 , H05K2201/0338 , H05K2201/0355 , H05K2203/0307 , Y10T428/12438 , Y10T428/12493 , Y10T428/12514 , Y10T428/12611 , Y10T428/12667 , Y10T428/12861 , Y10T428/12882 , Y10T428/1291 , Y10T428/12931 , Y10T428/12944 , Y10T428/12958 , Y10T428/24917
Abstract: 절연기판에대한적층공정전에는캐리어로부터극박구리층이박리되지않는한편, 절연기판에대한적층공정후에는박리가능한캐리어가부착된구리박을제공한다. 구리박캐리어와, 구리박캐리어상에적층된중간층과, 중간층상에적층된극박구리층을구비한캐리어가부착된구리박으로서, 중간층은구리박캐리어와의계면에접하고있는 Ni 층과극박구리층과의계면에접하고있는 Cr 층으로구성되고, Ni 층에는 1000 ∼ 40000 ㎍/d㎡의 Ni 가존재하고, Cr 층에는 10 ∼ 100 ㎍/d㎡의 Cr 이존재하는캐리어가부착된구리박.
-
Patent Agency Ranking6.发明授权캐리어가 부착된 동박, 그것을 사용한 구리 피복 적층판, 프린트 배선판, 프린트 회로판, 및 프린트 배선판의 제조 방법 有权具有载体的铜箔，使用其的覆铜层压板，印刷线路板，印刷电路板以及印刷线路板的制造方法
公开(公告)号：KR101569253B1
公开(公告)日：2015-11-13
申请号：KR1020130128013
申请日：2013-10-25
Applicant: 제이엑스금속주식회사
Abstract: 극박동층및 캐리어의종류, 및그들의두께에대하여제한받지않고, 양호하게동박의휨이억제된캐리어가부착된동박을제공한다.동박캐리어와, 동박캐리어상에적층된중간층과, 중간층상에적층된극박동층을구비한캐리어가부착된동박으로서, 캐리어가부착된동박의총 두께 T 의 2 분의 1 과, 동박캐리어의외측표면의잔류응력및 극박동층의외측표면의잔류응력의차 D 의곱의절대값 [(T/2)×D] 이, 0 (㎛ㆍ㎫) 이상 155 (㎛ㆍ㎫) 이하인캐리어가부착된동박.
Abstract translation: 本发明提供一种铜箔，其具有铜箔载体，层压在铜箔载体上的中间层以及位于中间层上的中间层， 作为与铜箔载体的外表面中的所述一个具有叠层极打浆层载体铜箔，1/2和带载体的铜箔T的总厚度，残余应力的外表面的残余应力，以及极性率层 差d uigop [（T / 2）×d]一，0的绝对值（㎛和㎫）超过155（㎛和㎫）比带载体的铜箔。
-
公开(公告)号：KR1020150052315A
公开(公告)日：2015-05-13
申请号：KR1020157009363
申请日：2013-09-11
Applicant: 제이엑스금속주식회사
Abstract: 파인피치형성에적합한캐리어부착동박을제공한다. 동박캐리어와, 동박캐리어상에적층된박리층과, 박리층상에적층된극박구리층을구비한캐리어부착동박으로서, 극박구리층은조화처리되어있고, 극박구리층표면의 Rz 는비접촉식조도계로측정하여 1.6 ㎛이하인캐리어부착동박.
-
8.发明公开
公开(公告)号：KR1020150021474A
公开(公告)日：2015-03-02
申请号：KR1020140107820
申请日：2014-08-19
Applicant: 제이엑스금속주식회사
Abstract: 수지와 양호하게 접착하고, 또한, 동박을 에칭으로 제거한 후의 수지의 투명성이 우수하고, 신호의 전송 손실이 적은 표면 처리 동박 및 그것을 사용한 적층판을 제공한다. 일방의 동박 표면 및/또는 양방의 동박 표면에 조화 처리에 의해 조화 입자가 형성되고, 조화 처리 표면의 조화 입자에 대해, 장경이 100 ㎚ 이하인 조화 입자가 단위 면적당 50 개/㎛
2 이상 형성되어 있고, 조화 처리 표면의 MD 의 60 도 광택도가 76 ∼ 350 ％ 이고, 조화 처리 표면은 Ni, Co 로 이루어진 군에서 선택된 어느 1 종 이상의 원소를 포함하고, 조화 처리 표면이 Ni 를 포함하는 경우에는 Ni 의 부착량은 1400 ㎍/d㎡ 이하이고, 조화 처리 표면이 Co 를 포함하는 경우에는 Co 의 부착량은 2400 ㎍/d㎡ 이하인 표면 처리 동박.Abstract translation: 提供了有利地粘附到树脂上的表面处理铜箔，通过蚀刻除去铜箔后具有优异的树脂透明度，并且具有小的信号传输损耗; 和使用其的层压体。 本发明涉及通过粗糙化在铜箔的一面和/或两面上形成有粗糙化颗粒的表面处理铜箔，其中每个形成五个或更多个具有等于或小于100nm的长径的粗糙颗粒 相对于粗糙化表面上的粗糙粒子的单位面积，粗糙面的MD的60°光泽度为76〜350％，粗糙面含有选自Ni，Co中的一种以上的元素，Co的涂层重量 当粗糙表面包括Ni时，Ni等于或小于1400μg/ dm 2，当粗糙表面包括Co时，Co的涂层重量等于或小于2,400μg/ dm 2
-
9.发明公开
公开(公告)号：KR1020140130755A
公开(公告)日：2014-11-11
申请号：KR1020147029562
申请日：2013-03-26
Applicant: 제이엑스금속주식회사
CPC classification number: H05K1/09 , B32B3/30 , B32B15/01 , B32B15/08 , B32B15/20 , B32B2307/306 , B32B2307/714 , B32B2457/08 , C22C9/00 , C25D1/04 , C25D3/12 , C25D3/38 , C25D5/12 , C25D9/08 , H05K1/0313 , H05K3/022 , H05K3/025 , H05K3/06 , H05K3/181 , H05K3/188 , H05K3/381 , H05K3/383 , H05K3/388 , H05K2201/09009 , Y10T428/12549 , Y10T428/12569 , Y10T428/12611 , Y10T428/12792 , Y10T428/12847 , Y10T428/12903 , Y10T428/1291 , B32B15/015 , H05K3/24
Abstract: 동박의 적어도 일방의 면에, 입자 길이의 10 ％ 위치인 입자 근원의 평균 직경 (D1) 이 0.2 ㎛ ∼ 1.0 ㎛ 이고, 입자 길이 (L1) 와 상기 입자 근원의 평균 직경 (D1) 의 비 (L1/D1) 가 15 이하인 동박의 조화 처리층을 갖는 것을 특징으로 하는 프린트 배선판용 동박. 조화 처리층을 갖는 프린트 배선용 동박과 수지를 적층한 후, 구리층을 에칭에 의해 제거한 수지의 표면에 있어서, 요철을 갖는 수지 조화면의 구멍이 차지하는 면적의 총합이 20 ％ 이상인 것을 특징으로 하는 프린트 배선판용 동박. 동박의 다른 여러 가지 특성을 열화시키지 않고, 상기한 회로 침식 현상을 회피하는 반도체 패키지 기판용 동박을 개발하는 것이다. 특히, 동박의 조화 처리층을 개선하여, 동박과 수지의 접착 강도를 높일 수 있는 프린트 배선판용 동박 및 그 제조 방법을 제공하는 것을 과제로 한다.
Abstract translation: 提供一种用于印刷电路板的铜箔，其在其至少一个表面上包括粗糙层。 在粗糙层中，粒子底部的平均直径D1与粒子的底部相隔10％的粒子长度为0.2〜1.0μm，粒子长度L1与平均直径D1的比L1 / D1 在颗粒底部为15或更小。 在印刷电路板用铜箔中，当将具有粗糙层的印刷布线用铜箔层压到树脂上，然后通过蚀刻除去铜层时，占据具有凹凸的树脂粗糙面的孔面积之和为 20％以上。 本发明涉及开发用于半导体封装基板的铜箔，其可以避免电路侵蚀而不会导致铜箔的其它性能的劣化。 特别地，本发明的目的是提供一种用于印刷线路板的铜箔和铜箔的制造方法，其中可以通过改善粗糙层来提高铜箔和树脂之间的粘附强度 的铜箔。
-
-
-
-
-
-
-
-
-
Search Results
53
records
(took 0.035 seconds)
