中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

86 records (took 0.02 seconds)

    뉴로모픽 장치
    3.
    发明申请
    뉴로모픽 장치 审中-公开

    公开(公告)号：WO2021002523A1

    公开(公告)日：2021-01-07

    申请号：PCT/KR2019/008303

    申请日：2019-07-05

    Applicant: 한국과학기술연구원

    Inventor： 블라디미르코르니축 ,  정두석 ,  곽준영 ,  김재욱 ,  박종길 ,  김인호 ,  박종극 ,  이수연 ,  정연주 ,  장준연

    IPC: G06N3/063

    Abstract: 본 발명은 뉴로모픽 장치에 관한 것으로, 각각은 뉴런의 주소를 고유적으로 가지는 복수의 뉴런들을 포함하는 뉴런 블록부, 각각은 시냅스 주소를 고유적으로 가지는 복수의 시냅스들을 포함하는 시냅스 블록부 및 상기 시냅스 주소 중 제1 시냅스 주소를 기초로 분할되고, 각각은 상기 시냅스 주소 중 제2 시냅스 주소를 기초로 인덱싱되며 프리시냅틱 뉴런과 포스트시냅틱 뉴런의 주소들로 구성된 전후 뉴런 엘리먼트를 포함하는 복수의 병렬 LUT 모듈들을 포함하는 토폴로지 블록부를 포함한다.

    일체형 태양전지 및 이의 제조 방법
    4.
    发明申请
    일체형 태양전지 및 이의 제조 방법 审中-公开

    公开(公告)号：WO2019103207A1

    公开(公告)日：2019-05-31

    申请号：PCT/KR2017/013584

    申请日：2017-11-27

    Applicant: 한국과학기술연구원

    Inventor： 이도권 ,  장윤희 ,  김인호 ,  윤희선 ,  정증현

    IPC: H01L31/046 ,  H01L31/0224 ,  H01L31/032 ,  H01L31/18

    Abstract: 본 발명은 일체형 태양전지 및 이의 제조 방법을 개시하고 있다. 본 발명의 일 실시예에 따르면, 전극, 실리콘 기판, n형 에미터 층이 순서대로 적층된 형태의 제1 태양전지 셀과, 상기 n형 에미터 층 상에 형성되는 접합층과, 상기 접합층 상에 형성되는 계면층(또는 희생층), 그리고, 페로브스카이트 층을 구비하여 상기 계면층 상에 결합되는 제2 태양전지 셀을 포함하는 일체형 태양전지를 제공할 수 있다. 본 발명에 따른 계면층은 일체형 태양전지 제조 과정 중 열분해되어 일부 또는 전부가 소실될 수 있다. 또한, 본 발명에 따르면, 일체형 태양전지를 구성하는 두 셀 사이에 계면층을 마련하여 일체형 태양전지를 제조하면, 두 셀 간 전하 전달 및 재결합 특성을 향상시킬 수 있고, 이에 따라 광전변환효율이 월등히 향상된 일체형 태양전지를 제공할 수 있다.

    투광형 화합물 박막 제조 방법, 이로부터 제조된 화합물 박막 및 이러한 화합물 박막을 포함하는 태양 전지
    7.
    发明申请
    투광형 화합물 박막 제조 방법, 이로부터 제조된 화합물 박막 및 이러한 화합물 박막을 포함하는 태양 전지 审中-公开

    公开(公告)号：WO2019093558A1

    公开(公告)日：2019-05-16

    申请号：PCT/KR2017/012916

    申请日：2017-11-15

    Applicant: 한국과학기술연구원

    Inventor： 이도권 ,  이장미 ,  김인호 ,  정증현

    IPC: H01L31/18 ,  H01L31/0445 ,  H01L31/0224 ,  H01L31/0392 ,  H01L31/0216

    Abstract: 본 발명은 전기화학적 침착법(electrochemical deposition)과 선택적 전착법(selective electrodeposition)을 이용하여 전극 상에 광흡수층 박막을 선택적으로 형성함으로써 투광형의 화합물 박막을 제조하는 기술에 관한 것이다. 본 발명에 따르면, 소정의 전구체와 용매를 혼합하여 제조된 전해질 용액과, 기 준비된 기판 상에 특정 패턴이 패터닝된 전극이 형성된 형태의 작업전극을 포함하는 전기 화학 전지를 전압 인가 장치 또는 전류 인가 장치에 연결하여 전착 회로를 구성하는 회로 구성 단계와, 상기 전압 인가 장치 또는 전류 인가 장치를 이용하여 상기 작업전극에 환원 전압 또는 전류를 인가하고, 상기 특정 패턴이 패터닝된 전극의 형상에 따라 상기 전극 상의 일부 영역에만 박막이 선택적으로 전착되는 박막 형성 단계를 포함하는 화합물 박막 제조 방법을 제공할 수 있다. 또한 본 발명에 따르면, 투광형 박막 태양 전지 제조를 목적으로 패터닝된 전극의 측면 또는 절단면의 노출로 인해 발생하는 션트(shunt) 및 재결합 손실을 방지하기 위해, 패터닝된 전극의 측면 또는 절단면 위에 산화물 기반 재결합 방지막(또는 패시베이션 막)을 포함하는 투광형 화합물 박막을 제조하는 방법을 제공할 수 있다.

    페로브스카이트를 포함하는 태양전지
    8.
    发明申请
    페로브스카이트를 포함하는 태양전지 审中-公开

    公开(公告)号：WO2022114268A1

    公开(公告)日：2022-06-02

    申请号：PCT/KR2020/016957

    申请日：2020-11-26

    Applicant: 한국과학기술연구원

    Inventor： 장윤희 ,  이도권 ,  김인호 ,  이하람 ,  정증현

    IPC: H01L51/44 ,  H01L51/42

    Abstract: 본 발명은 페로브스카이트를 포함하는 태양전지에 있어서, 기판; 상기 기판 상에 차례로 형성된 하부투명도전층, 페로브스카이트 흡수영역, 및 상부금속전극; 및 적어도 상기 페로브스카이트 흡수영역을 봉지하면서 상기 기판과 접착물질을 통해서 접착되는 봉지캡 구조물을 포함하되, 상기 상부금속전극은 제1방향으로 상기 봉지캡 구조물의 단부를 지나 연장되어 외부로 전극이 인출되며, 상기 하부투명도전층은 상기 제1방향과 교차하는 제2방향으로 외부로 전극을 인출하기 위해서, 상기 하부투명도전층은 스트립 형상을 갖도록 절연영역에 의해 분리되는 구조를 가지는 페로브스카이트를 포함하는 태양전지를 개시한다.

    계면 제어층을 포함하는 비휘발성 전기적 상변화 메모리소자 및 이의 제조방법
    10.
    发明授权
    계면 제어층을 포함하는 비휘발성 전기적 상변화 메모리소자 및 이의 제조방법 有权
    包含界面控制层的非易失性电相变存储器件及其制备方法

    公开(公告)号：KR100767333B1

    公开(公告)日：2007-10-17

    申请号：KR1020060046409

    申请日：2006-05-24

    Applicant: 한국과학기술연구원 ,  재단법인서울대학교산학협력재단

    Inventor： 강대환 ,  김인호 ,  정병기 ,  정증현 ,  이택성 ,  김원목 ,  김기범

    IPC: H01L27/115 ,  H01L21/8247

    CPC classification number: H01L45/1675 ,  H01L45/06 ,  H01L45/1226 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144 ,  H01L45/1625 ,  G11C13/0004

    Abstract: A non-volatile electrical phase-change memory device and a manufacturing method thereof are provided to make a uniform temperature and phase distribution within a phase-change material layer by reducing contact resistance between phase change material and electrode material. A first interlayer dielectric(21), a bottom electrode layer(22), a second interlayer dielectric(23), a phase-change material layer(24) and a top electrode layer(25) are sequentially formed on a silicon substrate(20). A contact hole(23') penetrates the second interlayer dielectric to connect the phase-change material layer with the bottom electrode layer, and is filled with phase change material or bottom electrode material. An interfacial control layer(23") is formed at an interface between the phase change material and the bottom electrode material.

    Abstract translation: 提供了一种非易失性电相变存储器件及其制造方法，通过降低相变材料和电极材料之间的接触电阻，使相变材料层内的温度和相位分布均匀。 在硅衬底（20）上依次形成第一层间电介质（21），底电极层（22），第二层间电介质（23），相变材料层（24）和顶电极层（25） ）。 接触孔（23'）穿透第二层间电介质以将相变材料层与底部电极层连接，并填充有相变材料或底部电极材料。 在相变材料和底部电极材料之间的界面处形成界面控制层（23“）。

Patent Agency Ranking