-
1.发明申请HIGH-SPEED DIFFERENTIAL COMPARATOR CIRCUITRY WITH ACCURATELY ADJUSTABLE THRESHOLD 审中-公开具有精确可调节阈值的高速差分比较器电路
公开(公告)号：WO2011112579A3
公开(公告)日：2011-12-22
申请号：PCT/US2011027543
申请日：2011-03-08
Applicant: ALTERA CORP , DING WEIQI , PAN MINGDE
Inventor： DING WEIQI , PAN MINGDE
CPC classification number: H03K3/356139 , H03K5/08
Abstract: A high-speed differential comparator circuit is provided with an accurately adjustable threshold voltage. Differential reference voltage signals are provided to control the threshold voltage of the comparator. The common mode voltage of the reference signals preferably tracks the common mode voltage of the differential high-speed serial data signal being processed by the comparator circuit.
Abstract translation: 高速差分比较器电路具有精确可调的阈值电压。 提供差分参考电压信号来控制比较器的阈值电压。 参考信号的共模电压优选地跟踪由比较器电路正在处理的差分高速串行数据信号的共模电压。
-
2.发明申请CIRCUITRY ON AN INTEGRATED CIRCUIT FOR PERFORMING OR FACILITATING OSCILLOSCOPE, JITTER, AND/OR BIT-ERROR-RATE TESTER OPERATIONS 审中-公开用于执行或促进OSCILLOSCOPE，JITTER和/或BIT错误率测试仪操作的集成电路的电路
公开(公告)号：WO2012021332A3
公开(公告)日：2012-04-12
申请号：PCT/US2011046239
申请日：2011-08-02
Applicant: ALTERA CORP , LI PENG , SHIMANOUCHI MASASHI , SHUMARAYEV SERGEY , DING WEIQI , NARAYAN SRIRAM , CHOW DANIEL TUN LAI , PAN MINGDE
Inventor： LI PENG , SHIMANOUCHI MASASHI , SHUMARAYEV SERGEY , DING WEIQI , NARAYAN SRIRAM , CHOW DANIEL TUN LAI , PAN MINGDE
IPC: G01R31/303
CPC classification number: G01R31/31709 , G01R31/3171 , G01R31/31716 , H04L7/0337
Abstract: An integrated circuit ("IC") may include circuitry for use in testing a serial data signal. The IC may include circuitry for transmitting the serial data signal with optional jitter, optional noise, and/or controllably variable drive strength. The IC may also include circuitry for receiving the serial data signal and performing a bit error rate ("BER") analysis in such a signal. The IC may provide output signals indicative of results of its operations. The IC can operate in various modes to perform or at least emulate functions of an oscilloscope, a bit error rate tester, etc., for testing signals and circuitry with respect to jitter-tolerance, noise-tolerance, etc.
Abstract translation: 集成电路（“IC”）可以包括用于测试串行数据信号的电路。 IC可以包括用于以可选的抖动，可选的噪声和/或可控地变化的驱动强度来发送串行数据信号的电路。 IC还可以包括用于接收串行数据信号并且在这种信号中执行误码率（“BER”）分析的电路。 IC可以提供指示其操作结果的输出信号。 IC可以以各种模式运行，以执行或至少模拟示波器，误码率测试仪等的功能，用于测试关于抖动容差，噪声容限等的信号和电路。
-
3.发明申请
公开(公告)号：WO2012037517A2
公开(公告)日：2012-03-22
申请号：PCT/US2011052028
申请日：2011-09-16
Applicant: ALTERA CORP , DING WEIQI , PAN MINGDE , LI PENG , SHUMARAYEV SERGEY , SHIMANOUCHI MASASHI
Inventor： DING WEIQI , PAN MINGDE , LI PENG , SHUMARAYEV SERGEY , SHIMANOUCHI MASASHI
CPC classification number: H04L1/203 , G01R31/3171
Abstract: An IC that includes an eye viewer and a BER checker coupled to the eye viewer, where the BER checker receives a serial data signal from the eye viewer, is provided. In one implementation, the BER checker receives the serial data signal from the eye viewer without the serial data signal passing through a deserializer. In one implementation, the BER checker compares the serial data signal against a reference data signal to determine the BER for the serial data signal. In one implementation, the IC includes an IC core coupled to the eye viewer and the BER checker, where the BER checker is outside the IC core. In one implementation, the BER checker is a dedicated BER checker. In one implementation, the BER checker includes an exclusive OR gate, a programmable delay circuit coupled to the exclusive OR gate, and an error counter coupled to the exclusive OR gate.
Abstract translation: 提供了一种IC，其包括耦合到眼睛观察者的眼睛观察器和BER检查器，其中BER检查器从眼睛观察器接收串行数据信号。 在一个实现中，BER检查器从眼睛观察器接收串行数据信号，而不经过串行数据信号通过解串器。 在一个实现中，BER检验器将串行数据信号与参考数据信号进行比较，以确定串行数据信号的BER。 在一个实现中，IC包括耦合到眼睛观察器和BER检查器的IC核心，其中BER检验器在IC核心之外。 在一个实现中，BER检查器是专用的BER检查器。 在一个实现中，BER检查器包括异或门，耦合到异或门的可编程延迟电路和耦合到异或门的错误计数器。
-
Patent Agency Ranking
公开(公告)号：JP2015043582A
公开(公告)日：2015-03-05
申请号：JP2014193348
申请日：2014-09-24
Inventor： WEIQI DING , PAN MINGDE
IPC: H03K5/08
CPC classification number: H03K3/356139 , H03K5/08
Abstract: 【課題】高速差動比較器回路のための、基準差動電圧信号発生回路を提供する。【解決手段】差動基準電圧信号Vrefp、Vrefnは、高速差動比較器回路の閾値電圧を制御する。PMOSトランジスタ230のゲートに接続される出力を有する演算増幅器回路220は、基準信号の同相電圧Vcm_refが、差動高速シリアルデータ信号Vip、Vinの同相電圧Vcmを追跡するように動作する。【選択図】図6
Abstract translation: 要解决的问题：为高速差分比较器电路提供参考差分电压信号产生电路。解决方案：差分参考电压信号Vrefp，Vrefn控制高速差分比较器电路的阈值电压。 具有连接到PMOS晶体管230的栅极的输出的运算放大器电路220进行工作，使得参考信号的共模电压Vcm_ref跟踪差动高速串行数据信号Vip，Vin的共模电压Vcm。
-
公开(公告)号：JP2015029328A
公开(公告)日：2015-02-12
申请号：JP2014193349
申请日：2014-09-24
Inventor： WEIQI DING , PAN MINGDE
IPC: H03K5/08
CPC classification number: H03K3/356139 , H03K5/08
Abstract: 【課題】精密に調整可能な閾値を有する高速差動比較器回路を提供すること。【解決手段】高速差動比較器回路は、正確に調節可能な閾値電圧が提供される。差動基準電圧信号は、比較器の閾値電圧を制御するように提供される。基準信号の同相電圧は、好ましくは、比較器回路によって処理されている差動高速シリアルデータ信号の同相電圧を追跡する。本開示のある可能性として考えられる側面によると、高速差動比較器回路は、余剰差動トランジスタ対を回路に追加することによって、可変閾値電圧が与えられる。比較器閾値の差動電圧は、追加された基準発生回路によって、正確に制御されてもよい。また、基準電圧の同相は、入力信号のものと同一に維持され、変動を最小限にしてもよい。【選択図】図5
Abstract translation: 要解决的问题：提供具有精确可调阈值的高速差分比较器电路。解决方案：高速差分比较电路具有精确可调的阈值电压。 提供差分参考电压信号来控制比较器的阈值电压。 参考信号的共模电压优选地跟踪由比较器电路正在处理的差分高速串行数据信号的共模电压。 根据本公开的某些可能的方面，通过向电路添加额外的差分晶体管对，向高速差分比较器电路提供可变阈值电压。 比较器阈值的差分电压可以通过附加的参考生成电路精确地控制。 此外，可以将参考电压的共模保持为与输入信号的共模以使变化最小化。
-
6.发明公开HIGH-SPEED DIFFERENTIAL COMPARATOR CIRCUITRY WITH ACCURATELY ADJUSTABLE THRESHOLD 审中-公开高速差分比较器电路EXACTLY可调阈值
公开(公告)号：EP2545649A4
公开(公告)日：2015-10-14
申请号：EP11753923
申请日：2011-03-08
Applicant: ALTERA CORP
Inventor： DING WEIQI , PAN MINGDE
CPC classification number: H03K3/356139 , H03K5/08
-
7.发明公开CIRCUITRY ON AN INTEGRATED CIRCUIT FOR PERFORMING OR FACILITATING OSCILLOSCOPE, JITTER, AND/OR BIT-ERROR-RATE TESTER OPERATIONS 审中-公开电路在集成电路中用于携带或便于操作的示波器，抖动和/或比特误码率测试仪的
公开(公告)号：EP2603805A4
公开(公告)日：2016-10-19
申请号：EP11816812
申请日：2011-08-02
Applicant: ALTERA CORP
Inventor： LI PENG , SHIMANOUCHI MASASHI , SHUMARAYEV SERGEY , DING WEIQI , NARAYAN SRIRAM , CHOW DANIEL TUN LAI , PAN MINGDE
IPC: G01R31/303 , G01R31/317 , H04L7/033
CPC classification number: G01R31/31709 , G01R31/3171 , G01R31/31716 , H04L7/0337
-
8.发明公开BIT ERROR RATE CHECKER RECEIVING SERIAL DATA SIGNAL FROM AN EYE VIEWER 审中-公开BITFEHLERRATENPRÜFERZUM EMPFANG SERIELLER DATENSIGNALE VON EINEMSICHTGERÄT
公开(公告)号：EP2617149A4
公开(公告)日：2013-09-04
申请号：EP11826056
申请日：2011-09-16
Applicant: ALTERA CORP
Inventor： DING WEIQI , PAN MINGDE , LI PENG , SHUMARAYEV SERGEI , SHIMANOUCHI MASASHI
IPC: H04L1/20 , G01R29/02 , G01R31/3181
CPC classification number: H04L1/203 , G01R31/3171
Abstract: An IC that includes an eye viewer and a BER checker coupled to the eye viewer, where the BER checker receives a serial data signal from the eye viewer, is provided. In one implementation, the BER checker receives the serial data signal from the eye viewer without the serial data signal passing through a deserializer. In one implementation, the BER checker compares the serial data signal against a reference data signal to determine the BER for the serial data signal. In one implementation, the IC includes an IC core coupled to the eye viewer and the BER checker, where the BER checker is outside the IC core. In one implementation, the BER checker is a dedicated BER checker. In one implementation, the BER checker includes an exclusive OR gate, a programmable delay circuit coupled to the exclusive OR gate, and an error counter coupled to the exclusive OR gate.
Abstract translation: 提供了包括眼睛观察器和耦合到眼睛观察器的BER检查器的IC，其中BER检查器从眼睛观察器接收串行数据信号。 在一个实现中，BER检查器接收来自观看者的串行数据信号，而串行数据信号不经过解串器。 在一个实现中，BER检查器将串行数据信号与参考数据信号进行比较以确定串行数据信号的BER。 在一个实现中，IC包括耦合到眼睛观察器和BER检查器的IC内核，其中BER检查器在IC内核之外。 在一个实现中，BER检查器是专用的BER检查器。 在一个实现中，BER检查器包括异或门，耦合到异或门的可编程延迟电路以及耦合到异或门的错误计数器。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.017 seconds)
