公开(公告)号：DE102012219375B4

公开(公告)日：2019-11-21

申请号：DE102012219375

申请日：2012-10-24

Applicant: GLOBALFOUNDRIES INC

Inventor： RASHED MAHBUB ,  LIN IRENE Y ,  SOSS STEVEN ,  KIM JEFF ,  NGUYEN CHINH ,  TARABBIA MARC ,  JOHNSON SCOTT ,  KENGERI SUBRAMANI ,  VENKATESAN SURESH

IPC: H01L23/522 ,  H01L27/11

Abstract: Halbleitervorrichtung (20), umfassend:ein Halbleitersubstrat (22);einen ersten Transistor (24a) und einen zweiten Transistor (24b), die auf dem Halbleitersubstrat (22) angeordnet sind, wobei jeder Transistor (24a, 24b) einen Sourcebereich (26a, 26b), einen Drainbereich (28a, 28b) und einen Gatebereich (30a, 30b) umfasst, wobei sich der Gatebereich (30a) des ersten Transistors (24a) als Teil eines ersten geradlinigen Streifens (31a) in Längsrichtung erstreckt und sich der Gatebereich (30b) des zweiten Transistors (24b) als Teil eines zweiten geradlinigen Streifens (31b) in Längsrichtung erstreckt, wobei die ersten und zweiten Streifen (31a, 31b) zueinander parallel angeordnet und voneinander beabstandet sind;eine erste CB-Schicht (36a), die eine mit dem Gatebereich (30a) des ersten Transistors (24a) elektrisch verbundene lokale Verbindungsschicht ist;eine zweite CB-Schicht (36b), die eine mit dem Gatebereich (30b) des zweiten Transistors (24b) elektrisch verbundene lokale Verbindungsschicht ist; undeine CA-Schicht (34), die eine sich in Längsrichtung zwischen einem ersten Ende (40) und einem zweiten Ende (42) erstreckende lokale Verbindungsschicht (34) ist, wobei die CA-Schicht (34) die erste CB-Schicht (36a) und die zweite CB-Schicht (36b) elektrisch verbindet;wobei die erste CB-Schicht (36a) nahe dem ersten Ende (40) der CA-Schicht (34) mit dieser elektrisch verbunden ist und die zweite CB-Schicht (36b) nahe dem zweiten Ende (42) der CA-Schicht (34) mit dieser elektrisch verbunden ist,wobei die erste CB-Schicht (36a), die zweite CB-Schicht (36b) und die CA-Schicht (34) zwischen einer ersten Metallschicht (33) über den Sourcebereichen (26a, 26b), den Drainbereichen (28a, 28b) und den Gatebereichen (30a, 30b) der ersten und zweiten Transistoren (24a, 24b) und dem Halbleitersubstrat (22) angeordnet sind, undwobei sich die CA-Schicht (34) im Allgemeinen parallel zu den ersten und zweiten Streifen (31a, 31b) erstreckt und im Allgemeinen senkrecht zu den ersten und zweiten CB-Schichten (36a, 36b) angeordnet ist.

公开(公告)号：DE102012219376B4

公开(公告)日：2020-08-20

申请号：DE102012219376

申请日：2012-10-24

Applicant: GLOBALFOUNDRIES INC

Inventor： RASHED MAHBUB ,  SOSS STEVEN ,  KYE JONGWOOK ,  LIN IRENE Y ,  GULLETTE JAMES BENJAMIN ,  NGUYEN CHINH ,  KIM JEFF ,  TARABBIA MARC ,  MA YUANSHENG ,  DENG YUNFEI ,  AUGUR ROD ,  RHEE SEUNG-HYUAN ,  JOHNSON SCOTT ,  KENGERI SUBRAMANI ,  VENKATESAN SURESH

IPC: H01L23/52 ,  H01L21/768 ,  H01L21/822

Abstract: Halbleitervorrichtung (20), umfassend:ein Halbleitersubstrat (22);ein erster Transistor (24a) und ein zweiter Transistor (24b), die auf dem Halbleitersubstrat (22) ausgebildet sind, wobei die Transistoren (24a, 24b) jeweils einen Sourcebereich (26), einen Drainbereich (28) und einen Gatebereich (30) aufweisen, wobei die Gatebereiche (30) der Transistoren (24a, 24b) als geradlinige Streifen (31) gebildet sind, die zueinander parallel angeordnet sind;eine erste lokale Verbindungsschicht (34), die mit dem Sourcebereich (26) und/oder dem Drainbereich (28) des ersten Transistors (24a) elektrisch verbunden ist; undeine zweite lokale Verbindungschicht (36), die mit beiden Gatebereichen (30) der Transistoren (24a, 24b) und mit der ersten lokalen Verbindungsschicht (34) elektrisch verbunden ist,wobei sich die erste lokale Verbindungsschicht (34) zwischen einem ersten Ende (40) und einem zweiten Ende (42) erstreckt und wobei die zweite lokale Verbindungsschicht (36) an der Mitte zwischen den Enden (40, 42) der ersten lokalen Verbindungsschicht angeordnet ist.

公开(公告)号：DE102019208418A1

公开(公告)日：2020-01-09

申请号：DE102019208418

申请日：2019-06-11

Applicant: GLOBALFOUNDRIES INC

Inventor： SOSS STEVEN ,  BENTLEY STEVEN

IPC: H01L21/8238

Abstract: Die vorliegende Erfindung betrifft verschiedene Ausführungsformen eines Verfahrens zum Bilden von Replacement-Gate-Strukturen für vertikale Transistoren. Ein hier offenbartes anschauliches Verfahren umfasst unter anderem ein Bilden von ersten und zweiten vertikalen Halbleiterstrukturen, ein Bilden von ersten und zweiten Opferabstandshaltern entsprechend neben den Kanalbereichen der ersten und zweiten vertikalen Halbleiterstrukturen, wobei ein Ringabstandshalter neben den ersten und zweiten Opferabstandshaltern gebildet wird, ein Entfernen von Endabschnitten des Ringabstandshalters, um Endabschnitte der ersten und zweiten Opferabstandshalter freizulegen, ein Ersetzen des ersten Opferabstandshalters durch eine erste Replacement-Gate-Struktur, die eine erste Gateisolationsschicht und ein erstes leitfähiges Gate-Material umfasst, und ein Ersetzen des zweiten Opferabstandshalters durch eine zweite Replacement-Gate-Struktur, die eine zweite Gateisolationsschicht und ein zweites leitfähiges Gate-Material umfasst, ein Entfernen verbleibender Teile des Ringabstandshalters, um einen Abstandshalterhohlraum zu definieren, und ein Bilden eines dielektrischen Materials in dem Abstandshalterhohlraum.

公开(公告)号：DE102012219376A1

公开(公告)日：2013-06-13

申请号：DE102012219376

申请日：2012-10-24

Applicant: GLOBALFOUNDRIES INC

Inventor： RASHED MAHBUB ,  SOSS STEVEN ,  KYE JONGWOOK ,  LIN IRENE Y ,  GULLETTE JAMES BENJAMIN ,  NGUYEN CHINH ,  KIM JEFF ,  TARABBIA MARC ,  MA YUANSHENG ,  DENG YUNFEI ,  AUGUR ROD ,  RHEE SEUNG-HYUAN ,  JOHNSON SCOTT ,  KENGERI SUBRAMANI ,  VENKATESAN SURESH

IPC: H01L23/52 ,  H01L21/768 ,  H01L21/822

Abstract: Es wird eine Halbleitervorrichtung bereitgestellt, um wenigstens ein Logikelement zu implementieren. Die Halbleitervorrichtung umfasst ein Halbleitersubstrat mit einem ersten Transistor und einem zweiten Transistor, die auf dem Halbleitersubstrat ausgebildet sind. Jeder Transistor umfasst ein Source, ein Drain und ein Gate. Eine CA-Schicht ist mit Source und/oder Drain des ersten Transistors elektrisch verbunden. Eine CB-Schicht ist mit wenigstens einem Gate der Transistoren und/oder der CA-Schicht elektrisch verbunden.

公开(公告)号：DE102012219375A1

公开(公告)日：2013-06-13

申请号：DE102012219375

申请日：2012-10-24

Applicant: GLOBALFOUNDRIES INC

Inventor： RASHED MAHBUB ,  LIN IRENE Y ,  SOSS STEVEN ,  KIM JEFF ,  NGUYEN CHINH ,  TARABBIA MARC ,  JOHNSON SCOTT ,  KENGERI SUBRAMANI ,  VENKATESAN SURESH

IPC: H01L23/522 ,  H01L27/04 ,  H01L27/11

Abstract: Es wird eine Halbleitervorrichtung zur Implementierung von wenigstens einem Logikelement bereit gestellt. Die Halbleitervorrichtung umfasst ein Halbleitersubstrat mit einem ersten Transistor und einem zweiten Transistor, die auf dem Halbleitersubstrat ausgebildet sind. Jeder Transistor umfasst ein Source, ein Drain und ein Gate. Eine Grabensilizidschicht verbindet Source oder Drain des ersten Transistors mit Source oder Drain des zweiten Transistors.